特許

J-GLOBAL ID：200903099475783800

薄膜トランジスタ及びその製造方法

発明者： 浅利 琢磨 ,  原田 健史 ,  竹内 孝之
出願人/特許権者： 松下電器産業株式会社
代理人 (6件)： 角田 嘉宏 ,  古川 安航 ,  西谷 俊男 ,  幅 慶司 ,  内山 泉 ,  是枝 洋介
公報種別：公開公報
出願番号（国際出願番号）：特願2004-255066
公開番号（公開出願番号）：特開2006-073774
出願日： 2004年09月02日
公開日（公表日）： 2006年03月16日
要約：

【課題】 低コスト化が図れ、キャリア移動度および電流のON/OFF比が改善された信頼性の高い薄膜トランジスタ及びその製造方法を提供する。【解決手段】 第1の主面および第2の主面が平坦であり、かつ、均一な厚みを有する絶縁基板3と、絶縁基板3の第1の主面上に形成されたゲート電極4と、絶縁基板3の第2の主面上に形成され、有機半導体、カーボンナノチューブ、あるいは、カーボンナノチューブを少なくとも含む有機分散材料により構成されるチャネル層2と、チャネル層2上でゲート電極4の両側に位置するように形成されたソース電極1およびドレイン電極5とを備えている。【選択図】 図1

請求項（抜粋）：

第1の主面および第2の主面が平坦であり、かつ、均一な厚みを有する絶縁基板と、 前記絶縁基板の前記第1の主面上に形成されたゲート電極と、 前記絶縁基板の前記第2の主面上に形成され、有機半導体、カーボンナノチューブ、あるいは、カーボンナノチューブを少なくとも含む有機分散材料により構成されるチャネル層と、 前記チャネル層上または前記チャネル層と前記絶縁基板との間であって前記ゲート電極の両側に位置するように形成されたソース電極およびドレイン電極とを備えている薄膜トランジスタ。

IPC (3件)：

H01L 29/786 ,  H01L 21/336 ,  H01L 51/05

FI (3件)：

H01L29/78 618B ,  H01L29/78 617S ,  H01L29/28

Fターム (30件)：

5F110AA01 ,  5F110AA05 ,  5F110AA30 ,  5F110BB01 ,  5F110CC03 ,  5F110CC07 ,  5F110DD01 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE42 ,  5F110EE43 ,  5F110EE44 ,  5F110FF01 ,  5F110GG01 ,  5F110GG05 ,  5F110GG07 ,  5F110GG28 ,  5F110GG42 ,  5F110GG43 ,  5F110HK01 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK32 ,  5F110HK33 ,  5F110NN02 ,  5F110NN27 ,  5F110NN71

引用特許：

出願人引用 (2件)

• 特許第3304299号公報
  
• 有機薄膜トランジスタ
  公報種別：公開公報   出願番号：特願平9-028474   出願人：モトローラ・インコーポレイテッド