特許
J-GLOBAL ID:200903099486589754
半導体装置及びその製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
國分 孝悦
公報種別:公開公報
出願番号(国際出願番号):特願平11-284744
公開番号(公開出願番号):特開2001-110818
出願日: 1999年10月05日
公開日(公表日): 2001年04月20日
要約:
【要約】【課題】 化合物半導体を用いた半導体装置において、イオン注入を用いることなく極めて容易にソース/ドレイン(の少なくとも一方)を浅い接合深さに形成し、ゲート長を短縮して素子の微細化を図る際にショートチャネル効果の発生を抑止するデバイス特性に優れた半導体装置を実現する。【解決手段】 チャネル層2を有する化合物半導体基板であるGaAs基板1上に矩形状のゲート電極3をパターン形成する。続いて、所定金属(例えばTi膜11)を蒸着し、熱処理によりゲート電極3に対して自己整合的にソース/ドレインとなる固相反応層4を形成し(図1(a))、未反応のTi膜11を除去する。
請求項(抜粋):
化合物半導体基板にゲート電極及びソース/ドレインを有する半導体装置であって、前記ソース/ドレインの少なくとも一方は、化合物半導体と所定金属との固相反応層とされており、前記固相反応層と独立に、前記ソース/ドレインと導通する各電極が設けられていることを特徴とする半導体装置。
IPC (3件):
H01L 21/338
, H01L 29/812
, H01L 29/417
FI (2件):
H01L 29/80 F
, H01L 29/50 J
Fターム (39件):
4M104AA05
, 4M104BB02
, 4M104BB09
, 4M104BB10
, 4M104CC01
, 4M104DD06
, 4M104DD17
, 4M104DD26
, 4M104DD34
, 4M104DD68
, 4M104GG12
, 5F102FA03
, 5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GD02
, 5F102GJ05
, 5F102GK05
, 5F102GL04
, 5F102GM05
, 5F102GM06
, 5F102GQ01
, 5F102GR13
, 5F102GR15
, 5F102GR16
, 5F102GT02
, 5F102GT03
, 5F102GT05
, 5F102GT06
, 5F102HA02
, 5F102HC01
, 5F102HC05
, 5F102HC07
, 5F102HC11
, 5F102HC15
, 5F102HC16
, 5F102HC18
, 5F102HC19
, 5F102HC21
引用特許:
前のページに戻る