特許

J-GLOBAL ID：200903099511981010

半導体集積回路装置の製造方法

発明者： 榎本 裕之 ,  山崎 一雄 ,  保田 正之
出願人/特許権者： 株式会社日立製作所 ,  日本テキサス・インスツルメンツ株式会社
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平9-023040
公開番号（公開出願番号）：特開平10-223854
出願日： 1997年02月05日
公開日（公表日）： 1998年08月21日
要約：

【要約】【課題】 高い寸法精度でしかも微細構造の接続孔または溝を有する半導体集積回路装置の製造方法を提供する。【解決手段】 COB型メモリセルにおけるキャパシタの下部電極の下部と電気的に接続されるプラグが埋め込まれる接続孔21を形成するための酸化シリコン膜17の表面に、多結晶シリコン膜18と多結晶シリコン膜20aとからなるカギ型ハードマスクを形成し、そのカギ型ハードマスクをエッチング用マスクとして、選択エッチングを使用して、酸化シリコン膜17およびその下部の酸化シリコン膜15に接続孔21を形成する工程を有するものである。

請求項（抜粋）：

半導体基板またはSOI基板上に絶縁膜を形成する工程と、前記絶縁膜上に第1のマスク膜を形成する工程と、前記第1のマスク膜上にレジスト膜を形成した後、そのレジスト膜をエッチングマスクとして、前記第1のマスク膜に開口部を形成した後、その開口部から露出する前記絶縁膜に溝を形成する工程と、前記レジスト膜を取り除いた後、前記半導体基板またはSOI基板上に第2のマスク膜を形成する工程と、前記第2のマスク膜を前記溝の側壁に残るように除去することにより、前記溝の側壁に前記第2のマスク膜からなるサイドウォールを形成する工程と、前記第1のマスク膜および前記サイドウォールをエッチングマスクとして、そのマスクから露出する前記絶縁膜をエッチング除去することにより、前記絶縁膜に接続孔を形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。

IPC (10件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8244 ,  H01L 27/11 ,  H01L 27/10 451 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (7件)：

H01L 27/10 621 Z ,  H01L 27/10 451 ,  H01L 27/04 C ,  H01L 27/10 381 ,  H01L 27/10 651 ,  H01L 27/10 671 C ,  H01L 29/78 371

引用特許：

審査官引用 (3件)

• ランディングパッドを有する半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平8-027104   出願人：三星電子株式会社
• 特開昭60-160653
  
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平4-271488   出願人：三菱電機株式会社