特許
J-GLOBAL ID：200903099706123727

半導体装置およびその製造方法

発明者：
樹神 雅人

樹神 雅人 について


出願人/特許権者：
株式会社豊田中央研究所

株式会社豊田中央研究所 について


代理人 (1件)： 布施 行夫 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-150230
公開番号（公開出願番号）：特開平9-312398
出願日： 1996年05月22日
公開日（公表日）： 1997年12月02日
要約：
【要約】【課題】 縦型パワーMOSFETとSOI構造の横型MOSFETとを混載する場合に、縦型パワーMOSFETのドレイン電圧の影響で、絶縁膜上に存在するNMOSの、特に絶縁膜との界面におけるポテンシャルが低下し、そのために不要なバックチャネルが形成されること等を防止することである。【解決手段】 前記横型絶縁ゲート型トランジスタの少なくともチャネル領域の下に、半導体基板の電位による影響を遮断するためのシールド手段(シールド電極)60を設ける。シールド電極60により、半導体基板の電位に起因する電界が遮断され、バックチャネルが形成されることが効果的に防止される。
請求項（抜粋）：
縦型の絶縁ゲート型トランジスタと横型の絶縁ゲート型トランジスタとを混載した半導体装置であって、前記縦型の絶縁ゲート型トランジスタは、半導体基板を構成要素の一つとしており、前記横型絶縁ゲート型トランジスタは、前記半導体基板を覆う絶縁膜上に形成されたSOI(Silicon On Insulator)構造のトランジスタであり、前記横型絶縁ゲート型トランジスタの少なくともチャネル領域の下には、前記半導体基板の電位による影響を遮断するためのシールド手段が設けられていることを特徴とする半導体装置。
IPC (8件)：
H01L 29/78 ,  H01L 21/76 ,  H01L 27/00 301 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/06 ,  H01L 29/786
FI (7件)：
H01L 29/78 656 C ,  H01L 27/00 301 H ,  H01L 21/76 S ,  H01L 27/04 H ,  H01L 27/06 102 D ,  H01L 27/06 311 B ,  H01L 29/78 613 A
引用特許：
審査官引用 (3件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願平4-066504   出願人：日産自動車株式会社
  • 特開平3-126255
  • 特開平2-102569

前のページに戻る

TOP

BOTTOM