特許
J-GLOBAL ID：200903099710962083

半導体装置の製造方法

発明者：
高橋 瑞子

高橋 瑞子 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 高月 亨
公報種別：公開公報
出願番号（国際出願番号）：特願平6-234980
公開番号（公開出願番号）：特開平8-097213
出願日： 1994年09月29日
公開日（公表日）： 1996年04月12日
要約：
【要約】【目的】 凸部が形成されている下地について、下地に狭い間隙が生じているような場合の平坦化も、これを良好に平坦化して、信頼性の低下等を防止した半導体装置の製造方法を提供する。【構成】 凸部1(シリコン半導体基板10上に形成された第1層Al系配線等)が形成されている下地上に平坦化膜(SOG膜等)を形成して平坦化を行う平坦化工程を備えた半導体装置の製造方法において、下地上にプラズマTEOS-SiO2 膜等の有機シリコンガスから形成した絶縁膜2を形成し、該絶縁膜2の膜厚よりも薄い膜厚で平坦化膜3を形成し、最も幅広の凸部上に形成された平坦化膜3を取りきる条件でエッチバックを行い、その後オゾンTEOS-SiO2膜4を形成して平坦化を行う。
請求項（抜粋）：
凸部が形成されている下地上に平坦化膜を形成して平坦化を行う平坦化工程を備えた半導体装置の製造方法において、下地上に有機シリコンガスにより絶縁膜を形成し、該有機シリコンガスにより形成した絶縁膜の膜厚よりも小さい膜厚で平坦化膜を形成し、最も幅広の凸部上に形成された平坦化膜を取りきる条件でエッチバックを行い、その後オゾンTEOS-SiO2 膜を形成して平坦化を行う工程を備えることを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/3205 ,  H01L 21/316
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM