特許
J-GLOBAL ID：200903099819566404
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願平11-372541
公開番号（公開出願番号）：特開2001-184866
出願日： 1999年12月28日
公開日（公表日）： 2001年07月06日
要約：
【要約】【課題】 プリチャージ制御信号の1周期及びセンス開始から最初の読み出し又は書き込みまでの時間を共に短縮することができる半導体記憶装置を提供する。【解決手段】 信号RASBが立ち下がった時点では、入出力線は電圧Vaにプリチャージされる。その後、プリチャージ制御信号PIOが立ち下がると、入出力線の電位はメモリセルに接続されたビット線の電位に引きずられる。このときの動作が選択されたメモリセルからのデータの読み出しの場合であっても、プリチャージレベルである電圧Vaがバランスレベルよりも高いので、一方のビット線の電位と入出力線の電位との差が大きくなり、その入出力線の電位は大きく下降する。次にプリチャージ制御信号PIOが立ち上がると、入出力線が電圧Vb(バランスレベル)にプリチャージされる。このため、このプリチャージ前の動作が書き込みであった場合であっても、入出力線の電位は速やかに電圧Vbに達する。
請求項（抜粋）：
メモリセルアレイと、このメモリセルアレイにおいて列をなす複数個のメモリセルが共通接続された複数のビット線対と、前記複数のビット線対が共通接続された入出力線対と、この入出力線対をプリチャージするプリチャージ回路と、を有し、前記プリチャージ回路は、前記入出力線対のプリチャージレベルを複数の電圧から選択する選択手段を有することを特徴とする半導体記憶装置。
IPC (2件)：
G11C 11/409
, G11C 11/407
G11C 11/34 353 F
, G11C 11/34 354 R
, G11C 11/34 362 S
5B024AA15
, 5B024BA07
, 5B024BA29
, 5B024CA07
