半導体記憶装置及びデータバスのリセット方法

発明者： ,
出願人/特許権者： ,
代理人 (1件)：恩田博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平11-197401
公開番号（公開出願番号）：特開2000-231791
出願日： 1999年07月12日
公開日（公表日）： 2000年08月22日
要約：

【要約】【課題】動作の高速化とともに、低消費電力化を図ることができる半導体記憶装置を提供する。【解決手段】リセット回路11には、第1,第2のリセット回路部11a,11b及び制御部11cが備えられる。制御部11cは、メモリセルへのライト動作に先立って第1のリセット回路部11aを動作させ、リード動作に先立って第2のリセット回路部11bを動作させる。第1のリセット回路部11aは、高電位側電源Vddの中間レベル(Vdd/2)の第1の電位をプリチャージ電位としてリセット動作を行う。第2のリセット回路部11bは、高電位側電源Vddレベルの第2の電位をプリチャージ電位としてリセット動作を行う。

請求項（抜粋）：

複数のビット線対をそれぞれ転送ゲートを介して一対のデータバス線対に接続し、ライトコマンドに応答してデータバス線対に入力された書き込みデータを転送ゲート及びビット線を介して所定のメモリセルに書き込み、リードコマンドに応答してビット線に読み出されたデータを転送ゲート及びデータバス線を介して読み出しデータとして出力する半導体記憶装置において、所定のリセット期間において、前記データバス線対を所定のプリチャージ電位にリセットするリセット回路を備え、前記リセット回路は、第1の電位を前記所定のプリチャージ電位としてリセット動作を行う第1のリセット回路部と、第2の電位を前記所定のプリチャージ電位としてリセット動作を行う第2のリセット回路部と、前記メモリセルへのライト動作に先立って第1のリセット回路部を動作状態に切り替えると共に第2のリセット回路部を非動作状態に切り替え、前記メモリセルへのリード動作に先立って第1のリセット回路部を非動作状態に切り替えると共に第2のリセット回路部を動作状態に切り替える制御部とを備えたことを特徴とする半導体記憶装置。

IPC (2件)：

G11C 11/409 , G11C 11/407

FI (3件)：

G11C 11/34 353 F , G11C 11/34 354 R , G11C 11/34 362 S

Fターム (6件)：

5B024AA01 , 5B024AA15 , 5B024BA07 , 5B024BA21 , 5B024BA29 , 5B024CA07

引用特許：

審査官引用 (6件)

半導体集積回路
公報種別：公開公報出願番号：特願平5-177800 出願人：松下電器産業株式会社
半導体記憶装置
公報種別：公開公報出願番号：特願平9-155091 出願人：日本電気株式会社
半導体記憶装置
公報種別：公開公報出願番号：特願平8-015727 出願人：株式会社東芝

全件表示

前のページに戻る