特許

J-GLOBAL ID：200903099832444318

半導体装置およびその製造方法

発明者： 山下 征大
出願人/特許権者： 松下電子工業株式会社
代理人 (1件)： 村山 光威
公報種別：公開公報
出願番号（国際出願番号）：特願平11-113751
公開番号（公開出願番号）：特開2000-306999
出願日： 1999年04月21日
公開日（公表日）： 2000年11月02日
要約：

【要約】【課題】 SOGを層間絶縁膜とする多層配線において、配線層を被覆するライナー層を薄膜化し、微細間隔の配線間に埋設されるSOGのような低誘電率膜の体積を増やすことにより配線間容量を低減し、半導体装置の高速化を実現する。【解決手段】 半導体基板1上に形成されたシリコン酸化膜2上に、絶縁膜からなるハードマスク8aをマスクとしてエッチング形成された金属配線層10が配置され、その側壁にはプラズマTEOSなどの絶縁膜をエッチバックして形成したサイドウォール形状のライナー層11aが配置されており、さらに金属配線層10の配線ギャップにはSOG膜のような低誘電率膜12が少なくとも金属配線層10の底面よりも少なくとも低い面まで埋設されている。エッチバックによりライナー層が薄膜化されてSOGを埋め込むスペースが広がる。

請求項（抜粋）：

半導体基板の一主面上に配線が形成され、前記配線の上面には第1の絶縁膜が形成され、前記配線および前記第1の絶縁膜の側壁に接してエッチバックで形成された形状を有する第2の絶縁膜からなるサイドウォールが形成され、前記第2の絶縁膜が形成された前記配線間には、前記第1および第2の絶縁膜よりも低誘電率の材料層が少なくとも埋め込まれてなることを特徴とする半導体装置。

IPC (6件)：

H01L 21/768 ,  H01L 21/283 ,  H01L 21/3065 ,  H01L 21/31 ,  H01L 21/316 ,  H01L 21/318

FI (9件)：

H01L 21/90 J ,  H01L 21/283 C ,  H01L 21/31 C ,  H01L 21/316 U ,  H01L 21/316 X ,  H01L 21/318 B ,  H01L 21/318 C ,  H01L 21/302 J ,  H01L 21/90 V

Fターム (110件)：

4M104BB03 ,  4M104BB14 ,  4M104BB18 ,  4M104BB30 ,  4M104DD08 ,  4M104DD37 ,  4M104DD45 ,  4M104DD51 ,  4M104DD72 ,  4M104DD79 ,  4M104EE14 ,  4M104EE15 ,  4M104EE17 ,  4M104FF13 ,  4M104FF18 ,  4M104FF22 ,  4M104HH20 ,  5F004AA02 ,  5F004BA04 ,  5F004BD01 ,  5F004DA01 ,  5F004DA16 ,  5F004DA23 ,  5F004DA26 ,  5F004DB03 ,  5F004DB07 ,  5F004DB08 ,  5F004DB09 ,  5F004DB12 ,  5F004DB16 ,  5F004DB26 ,  5F004DB27 ,  5F004EA06 ,  5F004EA12 ,  5F004EA23 ,  5F004EA27 ,  5F004EB03 ,  5F004EB07 ,  5F033HH09 ,  5F033HH18 ,  5F033HH33 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK09 ,  5F033KK18 ,  5F033KK33 ,  5F033MM05 ,  5F033MM08 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033QQ08 ,  5F033QQ10 ,  5F033QQ16 ,  5F033QQ24 ,  5F033QQ28 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ74 ,  5F033RR04 ,  5F033RR08 ,  5F033RR11 ,  5F033RR25 ,  5F033SS04 ,  5F033SS15 ,  5F033SS22 ,  5F033TT04 ,  5F033WW09 ,  5F033XX00 ,  5F033XX03 ,  5F033XX25 ,  5F045AA08 ,  5F045AB31 ,  5F045AB32 ,  5F045AB33 ,  5F045AB34 ,  5F045AB40 ,  5F045AC01 ,  5F045AC09 ,  5F045AF08 ,  5F045CA05 ,  5F045CB05 ,  5F045CB06 ,  5F045DC52 ,  5F045DC61 ,  5F045DC63 ,  5F045EB19 ,  5F045HA16 ,  5F058BA20 ,  5F058BC01 ,  5F058BC02 ,  5F058BC07 ,  5F058BC08 ,  5F058BC11 ,  5F058BD02 ,  5F058BD03 ,  5F058BD04 ,  5F058BF01 ,  5F058BF02 ,  5F058BF07 ,  5F058BF23 ,  5F058BF25 ,  5F058BF46 ,  5F058BH01 ,  5F058BJ01 ,  5F058BJ02 ,  5F058BJ07

引用特許：

審査官引用 (1件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平8-344726   出願人：日本電気株式会社