特許

J-GLOBAL ID：200903099899292644

半導体集積回路

発明者： 北 林 真 二 ,  東 竜 也 ,  薄 羽 涼 子
出願人/特許権者： 東芝マイクロエレクトロニクス株式会社 ,  株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-328525
公開番号（公開出願番号）：特開2001-148464
出願日： 1999年11月18日
公開日（公表日）： 2001年05月29日
要約：

【要約】【課題】 トランジスタのソースと異なる電位を基板に与え、かつ面積効率を向上させることが可能な半導体集積回路を提供する。【解決手段】 論理セルCAが規則的に配置された回路において、セル内のトランジスタのソースに供給する電源電圧VDD及び接地電圧Vssと異なる基板電位NSUB及びPSUBを基板に供給するため、論理セルCAが配置された領域内に基板電位供給セルVSCを配置する。基板電位供給セルVSCはN型基板電位NSUB線11a、P型基板電位PSUB線12aから基板電位NSUB、PSUBに接続されており、電位NSUB、PSUBが供給されて基板に印加する。基板電位線を論理セル領域内に配置すると素子面積を大きく占有するが、基板電位供給セルVSCを用いることで面積効率を向上させることができる。

請求項（抜粋）：

基板上のセル領域に複数のセルが配置され、前記セルに第1の電源電圧を供給する第1の電源線と、前記セルに第2の電源電圧を供給する第2の電源線とを備えた半導体集積回路において、第1の基板電位を有する第1の基板電位線と、第2の基板電位を有する第2の基板電位線と、前記セル領域内に配置され、前記第1の基板電位線及び前記第2の基板電位線に接続され、前記基板に導電型に応じて前記第1の基板電位及び前記第2の基板電位を供給する基板電位供給セルと、を備えることを特徴とする半導体集積回路。

IPC (3件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 27/118

FI (2件)：

H01L 27/04 D ,  H01L 21/82 M

Fターム (22件)：

5F038AV06 ,  5F038BG09 ,  5F038BH10 ,  5F038BH19 ,  5F038CA04 ,  5F038CD02 ,  5F038CD17 ,  5F038EZ20 ,  5F064AA03 ,  5F064AA04 ,  5F064CC12 ,  5F064DD18 ,  5F064DD19 ,  5F064DD34 ,  5F064DD50 ,  5F064EE16 ,  5F064EE22 ,  5F064EE26 ,  5F064EE27 ,  5F064EE42 ,  5F064EE46 ,  5F064EE52

引用特許：

審査官引用 (1件)

• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平9-214442   出願人：ローム株式会社