特許
J-GLOBAL ID：200903099999824724
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
高田 守 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-243014
公開番号（公開出願番号）：特開平9-092717
出願日： 1995年09月21日
公開日（公表日）： 1997年04月04日
要約：
【要約】【課題】 配線上に形成されたシリコン酸化膜の平坦化不良(配線間のステップカバレッジの不良)【解決手段】 シリコン原子を含有するガスと過酸化水素とを有する混合ガスを用いて配線102 上に形成したシリコン酸化膜104 の第3の領域101cでの膜厚HBを配線102 の厚さHAよりも小さく配線102 の厚さHAの50%以上にした。
請求項（抜粋）：
半導体基板の第1の領域上に並行して形成され、所定の厚さを有する複数の配線、および上記配線が形成された第1の領域、上記第1の領域を囲む半導体基板の第2の領域および上記第2の領域を囲む半導体基板の第3の領域の上にシリコン原子を含有するガスと過酸化水素とを有する混合ガスを用いて形成され、上記第2の領域上では上記第1の領域から離れるにしたがって膜厚がしだいに小さくなり、上記第3の領域上では平坦化され、上記配線の厚さよりも小さく上記配線の厚さの50%以上の膜厚を有するシリコン酸化膜を備える半導体装置。
IPC (3件)：
H01L 21/768
, H01L 21/316
, H01L 21/3205
H01L 21/90 D
, H01L 21/316 X
, H01L 21/88 K
