文献

J-GLOBAL ID：201002215197667159   整理番号：10A0840284

付加的遮断ゲートを持つ高度にスケール可能な三次元NAND-NOR混成型二ビット/セルのフラッシュメモリ素子

Highly Scalable 3-D NAND-NOR Hybrid-Type Dual Bit per Cell Flash Memory Devices with an Additional Cut-Off Gate

著者 (5件)： CHO Seongjae (Seoul National Univ., Seoul) ,  SHIM Won Bo (Seoul National Univ., Seoul) ,  PARK Il Han (Seoul National Univ., Seoul) ,  KIM Yoon (Seoul National Univ., Seoul) ,  PARK Byung-Gook (Seoul National Univ., Seoul)
資料名： Journal of the Korean Physical Society  (Journal of the Korean Physical Society)
巻： 56  号： 1  ページ： 137-141  発行年： 2010年01月15日 
JST資料番号： T0357A  ISSN： 0374-4884  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： 韓国 (KOR)  言語： 英語 (EN)

シソーラス用語： *ゲート【半導体】 ,  *フラッシュメモリ ,  記憶素子 ,  NAND回路 ,  NOR回路 ,  不揮発性メモリ ,  電流電圧特性 ,  電圧 ,  電流
準シソーラス用語： 遮断ゲート ,  *二重ゲート ,  閾値電圧 ,  ドレイン電流

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (7件)： 遮断 ,  ゲート ,  スケール ,  三次元NAND ,  セル ,  フラッシュ ,  メモリ素子