文献

J-GLOBAL ID：201002217616982941   整理番号：10A0924566

32nm high-κと金属ゲート論理トランジスタ技術の信頼性評価

Reliability Characterization of 32nm High-K and Metal-Gate Logic Transistor Technology

著者 (14件)： PAE Sangwoo (Intel Corp., Oregon, USA) ,  ASHOK Ashwin (Intel Corp., Oregon, USA) ,  CHOI Jingyoo (Intel Corp., Oregon, USA) ,  GHANI Tahir (Intel Corp., Oregon, USA) ,  HE Jun (Intel Corp., Oregon, USA) ,  LEE Seok-Hee (Intel Corp., Oregon, USA) ,  LEMAY Karen (Intel Corp., Oregon, USA) ,  LIU Mark (Intel Corp., Oregon, USA) ,  LU Ryan (Intel Corp., Oregon, USA) ,  PACKAN Paul (Intel Corp., Oregon, USA) ,  PARKER Chris (Intel Corp., Oregon, USA) ,  PURSER Richard (Intel Corp., Oregon, USA) ,  ST. AMOUR Anthony (Intel Corp., Oregon, USA) ,  WOOLERY Bruce (Intel Corp., Oregon, USA)
資料名： Annual Proceedings. IEEE International Reliability Physics Symposium  (Annual Proceedings. IEEE International Reliability Physics Symposium)
巻： 2010 Vol.1  ページ： 287-292  発行年： 2010年 
JST資料番号： A0631A  ISSN： 1541-7026  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： high-κと金属ゲート(HK+MG)トランジスタの信頼性は,高性能化のため新材料の導入と高電界動作要求の見地から挑戦的課題である。技術のスケーリングとともに,高動作電界の動向が信頼性問題を常に引き起こす。32nm論理回路技術世代で観測した,独特な主要HK+MG真性トランジスタの信頼性機構と特性評価について詳述した。32nmの技術世代での電気特性とプロセス依存性に基づ,N-FETとP-FETの破壊について検討した。P-FETの時間依存誘電破壊(TDDB)機構は,界面層(IL)制限型であるが,N-FETのTDDB機構はバルクHKにより変調されることを示した。これらの結果は,バイアス温度不安定性(BTI)機構について以前報告された結果と類似し,CMOSプロセスでは両層の最適化が必要である。HK+MGトランジスタから作製した製品の主な電界効果信頼性の検証結果,何の問題も示さず,設定した動作寿命以上でも良好であることを示した。32nm世代の真性信頼性は,45nm世代と同等かまたは優れていた。

シソーラス用語： *信頼性 ,  電極材料 ,  *ゲート【半導体】 ,  金属材料 ,  *絶縁破壊 ,  時間依存性 ,  信頼性試験 ,  誘電率 ,  *MOSFET ,  電圧 ,  バイアス ,  熱安定性
準シソーラス用語： TDDB ,  バーンイン ,  BTI

分類 (2件)： 固体デバイス計測・試験・信頼性  (NC03040G) ,  トランジスタ  (NC03070N)

タイトルに関連する用語 (4件)： 金属ゲート ,  論理 ,  トランジスタ ,  信頼性評価