文献

J-GLOBAL ID：201002223990916740   整理番号：10A0567236

電子回路・実装の注目製品・技術 3次元積層型集積回路に向けた自己組織化チップ実装技術

著者 (4件)： 福島誉史 (東北大 未来科学技術共同研究セ) ,  LEE Kang Wook (東北大 未来科学技術共同研究セ) ,  田中徹 (東北大 大学院医工学研究科) ,  小柳光正 (東北大 未来科学技術共同研究セ)
資料名： 電子材料  (Electronic Parts and Materials)
巻： 49  号： 6  ページ： 17-24  発行年： 2010年06月01日 
JST資料番号： F0040A  ISSN： 0387-0774  資料種別： 逐次刊行物 (A)
記事区分： 解説  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 積層されたきわめて薄いチップ間を長さ数十μmのきわめて短いシリコン貫通配線(TSV)と微細な金属マイクロバンプを介して接続する3次元集積化技術は,素子の微細化に頼るこれまでの半導体の微細化限界を打破できる革新的な技術として,国内外で急激に研究が活性化している。3次元積層型チップを作製する鍵となるであろう液体の表面張力を利用した新しい自己組織化チップ位置合わせ,および接合技術に関して,その研究背景から今後の展望を解説した。

シソーラス用語： *高密度実装 ,  三次元 ,  積層構造 ,  自己組織化 ,  *半導体チップ ,  *半導体集積回路 ,  多層配線 ,  微細加工

分類 (2件)： 集積回路一般  (NC03161C) ,  プリント回路  (NA05040O)

タイトルに関連する用語 (7件)： 電子回路 ,  実装 ,  注目 ,  3次元 ,  集積回路 ,  自己組織化 ,  実装技術