文献

J-GLOBAL ID：201002240279022231   整理番号：10A0402548

列-並列ΔΣADCアーキテクチャによる2.1M画素 120フレーム/s CMOSイメージセンサ

A 2.1Mpixel 120frame/s CMOS Image Sensor with Column-Parallel ΔΣ ADC Architecture

著者 (10件)： CHAE Youngcheol (Yonsei Univ., Seoul, KOR) ,  CHEON Jimin (Yonsei Univ., Seoul, KOR) ,  LIM Seunghyun (Yonsei Univ., Seoul, KOR) ,  LEE Dongmyung (Yonsei Univ., Seoul, KOR) ,  KWON Minho (Samsung Electronics, Yongin, KOR) ,  YOO Kwisung (Samsung Electronics, Yongin, KOR) ,  JUNG Wunki (Samsung Electronics, Yongin, KOR) ,  LEE Dong-Hun (Samsung Electronics, Yongin, KOR) ,  HAM Seogheon (Samsung Electronics, Yongin, KOR) ,  HAN Gunhee (Yonsei Univ., Seoul, KOR)
資料名： Digest of Technical Papers. IEEE International Solid-State Circuits Conference  (Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻： 2010  ページ： 539-541  発行年： 2010年 
JST資料番号： D0753A  ISSN： 0193-6530  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 列並列ΔΣAD変換器を用いた2.1M画素(2.25μm),120fpsのCMOSイメージセンサを開発した。インバータ利用スイッチドキャパシタ(SC)回路により低電力小面積ΔΣ変調器を実装し,ディジタル相関二重サンプリングによる小型デシメーションフィルタを用いて素子変化とAD変換器のチャネルオフセットを除去し,両面配列によって読出回路全体を画素内に実装した。SC回路によって消費電力を低減でき,多重サンプリングと雑音成形により不規則雑音を低減できた。

シソーラス用語： ΔΣ変調 ,  AD変換器 ,  インバータ ,  小型 ,  デシメーション ,  不規則雑音 ,  雑音低減 ,  システムアーキテクチャ ,  画素 ,  *撮像装置
準シソーラス用語： *CMOSイメージセンサ ,  スイッチトキャパシタ回路 ,  フレームレート ,  低電力 ,  電子回路設計

分類 (1件)： 撮像・録画装置  (ND12032E)

タイトルに関連する用語 (4件)： ADC ,  アーキテクチャ ,  画素 ,  CMOSイメージセンサ