45nm 37.3GOPS/WヘテロジニアスマルチコアSoC

YUYAMA Yoichi; ITO Masayuki; KIYOSHIGE Yoshikazu; NITTA Yusuke; MATSUI Shigezumi; NISHII Osamu; HASEGAWA Atsushi; ISHIKAWA Makoto; YAMADA Tetsuya; MIYAKOSHI Junichi; TERADA Koichi; NOJIRI Tohru; SATOH Makoto; MIZUNO Hiroyuki; UCHIYAMA Kunio; WADA Yasutaka; KIMURA Keiji; KASAHARA Hironori; MAEJIMA Hideo

文献

J-GLOBAL ID：201002243807811331 整理番号：10A0402418

45nm 37.3GOPS/WヘテロジニアスマルチコアSoC

A 45nm 37.3GOPS/W Heterogeneous Multi-Core SoC

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=10A0402418&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=10A0402418&from=J-GLOBAL&jstjournalNo=D0753A") }}

著者 (19件)： , , , , , , , , , , , , , , , , , ,
資料名：
巻： 2010 ページ： 122-124 発行年： 2010年
JST資料番号： D0753A ISSN： 0193-6530 資料種別：会議録 (C)
記事区分：短報発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

ヘテロジニアスマルチコアSoCを,IPネットワークによるディジタルTV(IP-TV)における画像認識やデータベース探索等のアプリケーションに向けて開発した。このSoCは1080iオーディオ/ビデオデータを,SoCの一部であるビデオ処理ユニットVPU5とサウンド処理ユニットSPUを用いて復号することができる。FEと呼ばれる4個の動的再構成可能なプロセッサが集積されており,理論的な最大性能は41.5GOPSに達し,電力消費は0.76Wである。MX-2と呼ぶ2個の1024ウエイマトリックスプロセッサも集積されており,理論的な最大性能36.9GOPSを有する。電力消費は1.10Wである。全体として,このSoCのワット当りの性能は1.15Vにおいて,37.3GOPSであり,特殊用途CODECSを除いて最大である。CPU,FE,MX-2の動作粒度はそれぞれ32ビット,16ビット,4ビットであり,用途に応じて使い分けることができる。こうしたヘテロジニアス・マルチコアアプローチは,家電製品や科学利用に対して,低周波,低電力で高性能を達成する最も有望なアプローチである。

, , , , , , , , , ,
, , , , ,

集積回路一般 , ディジタル計算機ハードウェア一般

前のページに戻る