文献

J-GLOBAL ID：201002246412800534   整理番号：10A0654765

Si/III-V-N/Si構造を用いたLEDインジケータ付き1ビットカウンタ回路の製作

Fabrication of 1-bit counter circuit with LED indicators using Si/III-V-N/Si structure

著者 (8件)： 田中誠造 (豊橋技科大) ,  野口健太 (豊橋技科大) ,  山根啓輔 (豊橋技科大) ,  出口裕輝 (豊橋技科大) ,  古川雄三 (豊橋技科大) ,  岡田浩 (豊橋技科大) ,  若原昭浩 (豊橋技科大) ,  米津宏雄 (豊橋技科大)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 110  号： 29(ED2010 17-32)  ページ： 81-85  発行年： 2010年05月06日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 発光機能を有するモノリシック光電子集積回路(OEIC)の実現を目的として,Si/III-V-N/Si構造を用い,LEDインジケータ付き1ビットカウンタ回路を製作した。製作には,Si/III-V-N/Si構造に向けた半導体作製プロセスを用い,III-V-N層にGaPNによるLED,Si成長層にp-MOSFETによる1ビットカウンタ回路を形成した。電源電圧6.2Vにおいて1ビットカウンタ回路の動作およびLEDインジケータの点滅動作を確認した。Si/III-V-N/Si構造を用いた発光機能を有するモノリシックOEICの製作に成功したといえる。(著者抄録)

シソーラス用語： *OEIC ,  発光ダイオード ,  *半導体集積回路 ,  *混晶半導体 ,  MOSFET ,  応用研究 ,  相互接続 ,  *MBE成長 ,  分域
準シソーラス用語： *アンチフェイズドメイン ,  *光相互接続

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： Si ,  LED ,  インジケータ ,  ビット ,  カウンタ ,  製作