抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
3次元積層チップはシステム性能向上のために脚光を浴びているが発熱密度は2次元の場合に比べて上昇するため放熱は困難な課題である。チップ間接合部は重要なボトルネックであるが,熱抵抗の実測は著者らが実測しているのみである。本研究では,鉛フリー半田の代表例についてはんだ接合部の熱抵抗実測を行った。この測定値は2.9W/mCであった。次に3次元積層構造をもつテストチップを試作し,その温度分布測定を行い,相関するシミュレーションモデルの構築をした。このシミュレーションモデルで,最初のはんだ接合部の熱抵抗を求めたところ,1.5W/mCであった。実測値との差は,製造プロセスで作成された金属の熱伝導率とバルクの物性値との差が要因と考えている。