文献

J-GLOBAL ID：201002255458976709   整理番号：10A0609962

薄膜トランジスタの薄膜内および絶縁体界面におけるトラップ密度の抽出法

Extraction Technique of Trap Densities in Thin Films and at Insulator Interfaces of Thin-Film Transistors

著者 (1件)： KIMURA Mutsumi (Ryukoku Univ., Otsu, JPN)
資料名： IEEE Electron Device Letters  (IEEE Electron Device Letters)
巻： 31  号： 6  ページ： 570-572  発行年： 2010年06月 
JST資料番号： B0344B  ISSN： 0741-3106  CODEN： EDLEDZ  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 薄膜トランジスタの薄膜内トラップ密度と絶縁体界面トラップ密度の抽出法を開発した。容量電圧特性と電流電圧特性をもとに,表面電位,チャネル電位分布,表面電荷を計算することにより,トラップ密度の抽出と分離が可能である。この抽出法の利点は直感的理解と簡単なアルゴリズムである。デバイスシミュレーションを用いてその有効性を確認した。高温ポリSi薄膜トランジスタについて実際にトラップ密度を抽出し,その有用性を示した。

シソーラス用語： *薄膜トランジスタ ,  *状態密度 ,  *捕獲中心 ,  抽出 ,  界面 ,  エネルギー分布 ,  半導体薄膜 ,  容量電圧特性 ,  電流電圧特性

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (6件)： 薄膜トランジスタ ,  薄膜 ,  絶縁体 ,  界面 ,  トラップ密度 ,  抽出法