文献

J-GLOBAL ID：201002260737091117   整理番号：10A0727765

250nmから22nm設計ルールを用いたSRAMの中性子誘起ソフトエラーへのスケーリングの影響

Impact of Scaling on Neutron-Induced Soft Error in SRAMs From a 250nm to a 22nm Design Rule

著者 (5件)： IBE Eishi (Hitachi, Ltd., Yokohama, JPN) ,  TANIGUCHI Hitoshi (Hitachi, Ltd., Yokohama, JPN) ,  YAHAGI Yasuo (Hitachi, Ltd., Yokohama, JPN) ,  SHIMBO Ken-ichi (Hitachi, Ltd., Yokohama, JPN) ,  TOBA Tadanobu (Hitachi, Ltd., Yokohama, JPN)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 57  号： 7  ページ： 1527-1538  発行年： 2010年07月 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 地球上中性子誘起単一事象アップセット(SEU)は,半導体素子のスケーリングでの主な障害となり得る一主要課題である。特に,単一事象により生じる1メモリセル以上での同時エラーとして定義される,マルチセルアップセット(MCU)が,綿密に調べられてきた。モンテカルロシミュレータCORIMS(宇宙線衝撃シミュレータ)を用いることにより,最小22nmプロセスによるスタテイックランダムアクセスメモリ(SRAM)の地球上中性子誘起ソフトエラーの傾向を予測し,低高度と高高度フィールド試験およびLANSCE,TSLとCYRICでの加速装置試験など,広範囲の中性子場での実験データから20%以下の変動を持つことを検証した。SRAMの1素子当りのソフトエラー率は,130nmから22nmプロセスへのスケーリングとともに,6~7倍増すことを示した。SRAMを小型サイズに縮小するとともに,SEUは,低エネルギー中性子(<10Mev)により大きく支配されるが,MCUは劇的に変化しなかった。1核反応により影響される領域は,1Mビット領域以上に広がり,マルチセル混乱の多重化は100ビット以上になることがわかった。これらの検討を論理素子/システムのマルチノードアップセット(MNU)とその対策に拡張可能である。

シソーラス用語： *スケーリング【計数】 ,  *SRAM ,  *ソフトエラー ,  *誤り率 ,  破砕反応 ,  *中性子照射 ,  モンテカルロ法 ,  シミュレーション ,  SEU【シングルイベント】 ,  電荷分布
準シソーラス用語： SER ,  MCU ,  電荷堆積密度

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： 設計ルール ,  SRAM ,  中性子 ,  誘起 ,  ソフトエラー ,  スケーリング