文献

J-GLOBAL ID：201002270371650067   整理番号：10A0612214

90nmCMOSにおける8b/10b 2.5Gb/sシリアルデータ通信システムに対する信号検出回路

A Signal Detection Circuit for 8b/10b 2.5 Gb/s Serial Data Communication System in 90 nm CMOS

著者 (4件)： SASAKI Kozue (Tokyo Univ. Sci., Noda-shi, JPN) ,  SATO Hiroki (Tokyo Inst. of Technol., Tokyo, JPN) ,  HYOGO Akira (Tokyo Univ. Sci., Noda-shi, JPN) ,  SEKINE Keitaro (Tokyo Univ. Sci., Noda-shi, JPN)
資料名： IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻： E93-C  号： 6  ページ： 864-866  発行年： 2010年06月01日 
JST資料番号： L1370A  ISSN： 0916-8524  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 本論文では,FR-4バックプレーン上の2.5Gb/sシリアルデータ通信システムに対するCMOS信号検出回路について述べた。本回路は,データパターンおよび温度に起因する全波整流器に基づく簡単な電力検出回路の特性のずれを,エッジ検出器およびサンプルホールド回路を用いることにより克服した。(翻訳著者抄録)

シソーラス用語： 半導体 ,  *データ通信 ,  *信号検出 ,  回路 ,  プリント基板 ,  データ ,  温度 ,  全波整流 ,  エッジ検出 ,  サンプル・ホールド回路 ,  *CMOS ,  シリアル通信 ,  バックプレーン

分類 (2件)： 変復調回路  (NC05050F) ,  半導体集積回路  (NC03162T)

引用文献 (4件)：

• LEE, J. A 20-Gb/s adaptive equalizer in 0.13-μm CMOS technology. IEEE J. Solid-State Circuits. 2006, 41, 9, 2058-2066
• SUN, R. A low-power, 20-Gb/s continuous-time adaptive passive equalizer. IEEE International Symposium on Circuit and Systems, May 2005. 2005, 920-923
• CHOI, J.-S. A 0.18-μm CMOS 3.5-Gb/s continuous-time adaptive cable equalizer using enhanced low-frequency gain control method. IEEE J. Solid-State Circuits. 2004, 39, 3, 419-425
• GONDI, S. A 10-Gb/s CMOS adaptive equalizer for backplane applications. IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers, Feb. 2005. 2005, 328-329

タイトルに関連する用語 (2件)： データ通信システム ,  信号検出回路