文献

J-GLOBAL ID：201002273571985445   整理番号：10A0460809

65nm CMOS技術による6T-SRAMのポリピンプル誘導デバイス不整合の改善

Improvement of Poly-Pimple-Induced Device Mismatch on 6T-SRAM at 65-nm CMOS Technology

著者 (6件)： HU Chan-Yuan (National Cheng Kung Univ., Tainan, TWN) ,  CHEN Jone F. (National Cheng Kung Univ., Tainan, TWN) ,  CHEN Shih-Chih (National Yunlin Univ. Sci. and Technol., Touliu, TWN) ,  CHANG Shoou-Jinn (National Cheng Kung Univ., Tainan, TWN) ,  LEE Kay-Ming (United Microelectronics Corp., Tainan, TWN) ,  LEE Chih-Ping (United Microelectronics Corp., Tainan, TWN)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 57  号： 4  ページ： 956-959  発行年： 2010年04月 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： インクリメンタルポリエッチング方法が,65nmノード低電力6T-SRAMのスタティックノイズマージン(SNN)へのポリピンプル欠陥誘導デバイス不整合を改善する。回路レベルでの改善をスキャンチェインとメモリビルトインセルフテスト(MBIST)の収率(歩留り)によって調査して,これがプロセス誘導欠陥とうまく相関するとわかった。65nm-CMOS技術ノードでの300mmウエハ上の70テストキーにより測定したポリAEI-CD(エッチング後の検査での臨界寸法)の正規化標準偏差データを提示した。入念に最適化したポリプロセスが65nmノードとそれ以降の将来技術にこれまで以上に重視されると考えられる。

シソーラス用語： *統計的品質管理 ,  CMOS構造 ,  *半導体プロセス ,  *SRAM ,  エッチング ,  ナノメータ加工 ,  回路パターン形成 ,  パターン形成 ,  プロセスパラメータ
準シソーラス用語： ナノパターン形成

分類 (2件)： 半導体集積回路  (NC03162T) ,  固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (4件)： CMOS技術 ,  SRAM ,  誘導 ,  不整合