文献

J-GLOBAL ID：201002274528803070   整理番号：10A0500560

低電力応用のためのチェッカーボードアレイ配列を有する完全電荷リサイクリングTCAM

A Complete Charge Recycling TCAM with Checkerboard Array Arrangement for Low Power Applications

著者 (7件)： DOSAKA Katsumi (Kanazawa Univ., Kanazawa-shi, JPN) ,  DOSAKA Katsumi (Renesas Electronics Corp., Itami-shi, JPN) ,  OGAWA Daisuke (Kanazawa Univ., Kanazawa-shi, JPN) ,  OGAWA Daisuke (Mitsubishi Electric Co., Kamakura-shi, JPN) ,  KUSUMOTO Takahito (Kanazawa Univ., Kanazawa-shi, JPN) ,  MIYAMA Masayuki (Kanazawa Univ., Kanazawa-shi, JPN) ,  MATSUDA Yoshio (Kanazawa Univ., Kanazawa-shi, JPN)
資料名： IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻： E93-C  号： 5  ページ： 685-695  発行年： 2010年05月01日 
JST資料番号： L1370A  ISSN： 0916-8524  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 低電力3コンテントアドレス可能なメモリ(TCAM)のアーキテクチャを提案した。TCAMは探索とソート処理の強力なエンジンであるが,大電力消費と大きな電源ライン雑音の2つの深刻な問題がある。これらの問題を解決するために,筆者らは,整合ラインと探索ライン用の電荷リサイクリング方式を開発した。新しく導入したPMOS CAMセルと通常のNMOS CAMセルを組合わせて,整合ライン電荷リサイクリングを実現できた。NMOSとPMOSセルアレイのチェッカーボード配列により。探索ライン電荷リサイクリングを可能にした。これらの技術を用いて,TCAMの消費電力は通常の設計の50%まで減少し,結果として,電源ライン雑音も減少した。180nmの6メタルプロセスで実験チップを作製した。本チップの消費電力は6.3fJ/ビット/探索であり,通常の方式の半分であった。(翻訳著者抄録)

シソーラス用語： *電荷 ,  *消費電力 ,  ソーティング ,  NMOS構造 ,  MOS構造 ,  アレイ回路 ,  半導体チップ
準シソーラス用語： PMOS構造 ,  アーキテクチャ ,  アーキテクチャ設計 ,  アドレス指定方式 ,  セルアレイ ,  ソート処理 ,  *リサイクリング ,  探索性能 ,  *低電力 ,  電源雑音

分類 (1件)： 半導体集積回路  (NC03162T)

引用文献 (13件)：

• KASAI, G. 200 MHz/200 MSPS 3.2 W at 1.5 V VDD, 9.4 Mbits ternary CAM with new charge injection match detect circuits and bank selection scheme. Proc. IEEE Custom Integrated Circuits Conf. (CICC), Sept. 2003. 2003, 387-390
• KHELLAH, M. M. Use of charge sharing to reduce energy consumption in wide fan-in gates. Proc. IEEE Int. Symp. Circuits Syst. (ISCAS), May 1998. 1998, 2, 9-12
• YAMAUCHI, H. An asymptotically zero power charge-recycling bus architecture for battery-operated ultra-high data rate ULSI's. IEEE J. Solid-State Circuits. 1995, 30, 4, 423-431
• YANG, B.-D. A low-power CAM using pulsed NAND-NOR match-line and charge-recycling search-line driver. IEEE J. Solid-State Circuits. 2005, 40, 8, 1736-1744
• KIM, Y. A storage- and power-efficient range-matching TCAM for packet classification. ISSCC Dig. Tech. Papers, Feb. 2006. 2006, 168-169

タイトルに関連する用語 (5件)： 低電力 ,  応用 ,  電荷 ,  リサイクリング ,  TCAM