文献

J-GLOBAL ID：201002275631702505   整理番号：10A0611049

短チャネル,パワー-遅延,熱特性を改善した新しい底面スペーサFinFET構造

A Novel Bottom Spacer FinFET Structure for Improved Short-Channel, Power-Delay, and Thermal Performance

著者 (4件)： SHRIVASTAVA Mayank (Indian Inst. Technol. Bombay, Mumbai, IND) ,  BAGHINI Maryam Shojaei (Indian Inst. Technol. Bombay, Mumbai, IND) ,  SHARMA Dinesh Kumar (Indian Inst. Technol. Bombay, Mumbai, IND) ,  RAO V.Ramgopal (Indian Inst. Technol. Bombay, Mumbai, IND)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 57  号： 6  ページ： 1287-1294  発行年： 2010年06月 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： FinFETデバイスは優れているがプロセスの複雑さ,寄生容量,幅量子化効果などの課題も有する。幅量子化効果は特にアナログ回路で問題になるが,ロジックやSRAMでも問題事項である。本稿は幅量子化効果に関連する問題を解決する新しい底面スペーサ(BS)FinFETを提案する。デバイス構造は標準のFinFETのFin領域両側にBSと称する付加領域を付けたものである。提案するデバイスは標準SOI FinFETプロセスにイオン注入プロセスを加えたプロセスで製作できる。提案方法によって活性なFin高さが削減され,静的および動的消費電力が大きく減少し,かつ短チャネル効果も改善している。3Dシミュレーションで遅延と消費電力のトレードオフを求めた。提案する構造は,付加された電気的に不活性なFin領域によって,FinFETの自己加熱問題緩和に非常に効果的なことがわかった。

シソーラス用語： FET【トランジスタ】 ,  *素子構造 ,  加熱 ,  短チャネル効果 ,  *スペーサ ,  SOI構造 ,  イオン注入 ,  消費電力 ,  電流電圧特性 ,  半導体プロセス
準シソーラス用語： *FinFET ,  自己加熱

分類 (2件)： 固体デバイス製造技術一般  (NC03030V) ,  トランジスタ  (NC03070N)

タイトルに関連する用語 (7件)： 短チャネル ,  パワー ,  遅延 ,  熱特性 ,  底面 ,  スペーサ ,  FinFET