シリコン貫通電極技術を用いた8Gb 3-D DDR3 DRAM

KANG Uksong; CHUNG Hoe-Ju; HEO Seongmoo; PARK Duk-Ha; LEE Hoon; KIM Jin Ho; AHN Soon-Hong; CHA Soo-Ho; AHN Jaesung; KWON DukMin; LEE Jae-Wook; JOO Han-Sung; KIM Woo-Seop; JANG Dong Hyeon; KIM Nam Seog; CHOI Jung-Hwan; CHUNG Tae-Gyeong; YOO Jei-Hwan; CHOI Joo Sun; KIM Changhyun; JUN Young-Hyun

文献

J-GLOBAL ID：201002276239017256 整理番号：10A0134471

シリコン貫通電極技術を用いた8Gb 3-D DDR3 DRAM

8 Gb 3-D DDR3 DRAM Using Through-Silicon-Via Technology

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=10A0134471&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=10A0134471&from=J-GLOBAL&jstjournalNo=B0761A") }}

著者 (21件)： , , , , , , , , , , , , , , , , , , , ,
資料名：
巻： 45 号： 1 ページ： 111-119 発行年： 2010年01月
JST資料番号： B0761A ISSN： 0018-9200 CODEN： IJSCBC 資料種別：逐次刊行物 (A)
記事区分：原著論文発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

従来のモジュールの制限を克服するために,シリコン貫通電極(TSV)を用いた新しい3-D DDR3 DRAMを開発した。マスタスレーブ構成を提案し,通常のQDPと比較してスタンバイ及び有効電力をそれぞれ50及び25%低減できた。さらに,マスタがチャネルからチップIO負荷を分離するので,4ランク,2DIMM/チャネルの場合,IO速度を1600Mb/sに増大した。TSV接続チェックと修復方式,及び電力雑音低減法を含む3-D技術について測定結果と共に報告した。統計的解析により提案したTSVチェックと修復方式が組み立て歩留まりを98%迄増大できることを示した。全ての4ランクが同時にリフレッシュされる時のVDD/GND雑音を低減するために,エッジ電力強化方式を採用した。

, , , , , ,
, ,

半導体集積回路 , 固体デバイス材料

前のページに戻る