文献

J-GLOBAL ID：201002278904177947   整理番号：10A0731855

シリコンシミュレーションと組み込みデバイスシミュレーションによる基準セルトランジスタのデバイス性能分析

Device Performances Analysis of Standard-Cells transistors using Silicon Simulation and Build-in Device Simulation

著者 (5件)： SHAULY Eitan (Tower Semiconductor LTD, Migdal Ha’Emek, ISR) ,  SHAULY Eitan (Technion-Israel Inst. Technol., Haifa, ISR) ,  PARAG Allon (Tower Semiconductor LTD, Migdal Ha’Emek, ISR) ,  KRISPIL Uri (Mentor Graphics, Hertzelia, ISR) ,  ROTSTEIN Israel (Tower Semiconductor LTD, Migdal Ha’Emek, ISR)
資料名： Proceedings of SPIE  (Proceedings of SPIE)
巻： 7641  ページ： 764110.1-764110.8  発行年： 2010年 
JST資料番号： D0943A  ISSN： 0277-786X  CODEN： PSISDG  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 系統的なリソグラフィーおよびエッチング効果によるトランジスタ特性を予測する,シミュレーションをベースにした簡単な方法を開発した。シリコンシミュレータにデバイスモデリングを組み込むことによって,単一のシミュレーションツールによる簡単で効率的な解析を可能とした。先に行うシリコンシミュレーションによって物理的パラメータ分布から電気的パラメータ分布を予測し,SPICEシミュレーション無しで電気性能と物理的次元を素早く簡単に解析できる。提案の方法を大小アレイのTS013SL用基準セルブロックに適用して,レイアウトパラメータへの漏れ依存性および大きな漏れ電流を示したトランジスタ配置を実証した。

シソーラス用語： *シミュレーション ,  ケイ素 ,  計算機シミュレーション ,  トランジスタ ,  *性能分析 ,  *MOSFET ,  漏れ電流 ,  補正 ,  SPICEプログラム ,  リソグラフィー ,  エッチング
準シソーラス用語： *MOSトランジスタ ,  シリコン ,  デバイスシミュレーション ,  光近接効果補正

分類 (1件)： 固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (7件)： シリコン ,  シミュレーション ,  組み込み ,  デバイスシミュレーション ,  セル ,  トランジスタ ,  性能分析