文献

J-GLOBAL ID：201002279892612150   整理番号：10A1081652

ディジタルアシストアナログ回路向けの自動テスト生成フレームワーク

An Automatic Test Generation Framework for Digitally-Assisted Analog Circuit

著者 (4件)： 小松聡 (東大 大規模集積システム設計教育研究セ) ,  ABBAS Mohamed (東大 大規模集積システム設計教育研究セ) ,  古川靖夫 (アドバンテスト) ,  浅田邦博 (東大 大規模集積システム設計教育研究セ)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 110  号： 210(VLD2010 42-56)  ページ： 25-30  発行年： 2010年09月20日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本稿では,高速シリアルリンク内の適応型イコライザを題材としてディジタルアシストアナログ回路技術を用いた回路向けの自動テスト・スティミュラス生成技術を提案・評価している。筆者らが提案しているダイナミック・シグネチャベースのテスト手法において,対象の故障に対して,故障のあるデバイスと故障の無いデバイスのシグネチャの差をできるだけ最大化するようなテスト・スティミュラスを自動生成するために,遺伝的アルゴリズム(GA)を利用している。提案したテスト生成フレームワークでは,プロセスばらつきや信号ノイズを考慮しながらテスト・スティミュラスを生成することで,テストの誤判定を最小化している。シミュレーションによる実験により,5タップのフィード・フォワード型の適応型イコライザにおいて,提案手法によって通常では検知困難な故障を効率的に検知可能なテスト生成が可能であることを示した。(著者抄録)

シソーラス用語： *遺伝的アルゴリズム ,  分散【variance】 ,  *アナログ回路 ,  *回路試験器 ,  等化器 ,  刺激
準シソーラス用語： イコライザ ,  *ディジタルアシストアナログ回路 ,  自動テストパターン発生器 ,  製造ばらつき

分類 (1件)： 電子回路一般  (NC05010N)

引用文献 (17件)：

• LIU, J. Equalization in High-speed Communication Systems. IEEE Circuit and System Magazine. 2004, 2nd Quarter, 4-17
• CASPER, B. An 8-Gb/s Simultaneous Bidirectional Link with On-die Waveform Capture. IEEE Jourlan of Solid-State Circuits. 2003, 38, 12, 2111-2120
• IYER, P. Testing High-Speed IO Links Using On-Die Circuitry. International Conference on VLSI Design, January 2006. 2006, 807-810
• ANALUI, B. A 10Gb/s Eye-Opening Monitor in 0.13μm CMOS. IEEE ISSCC Dig. Tech. Papers, Feb 2005. 2005, 332-334
• TOMITA, Y. A 10-Gb/s Receiver with Series Equalizer and On-chip ISI Monitor in 0.11-μm CMOS. IEEE Journal of Solid-State Circuits. 2005, 40, 4, 986-993

タイトルに関連する用語 (5件)： ディジタル ,  アシスト ,  アナログ回路 ,  自動テスト ,  フレームワーク