文献

J-GLOBAL ID：201002282889905199   整理番号：10A0235779

Si基板上に成長させた単一InAsナノワイヤを用いた垂直サラウンディングゲート・トランジスタ

Vertical Surrounding Gate Transistors Using Single InAs Nanowires Grown on Si Substrates

著者 (6件)： TANAKA Tomotaka (Hokkaido Univ., Sapporo, JPN) ,  TOMIOKA Katsuhiro (Hokkaido Univ., Sapporo, JPN) ,  HARA Shinjiroh (Hokkaido Univ., Sapporo, JPN) ,  MOTOHISA Junichi (Hokkaido Univ., Sapporo, JPN) ,  SANO Eiichi (Hokkaido Univ., Sapporo, JPN) ,  FUKUI Takashi (Hokkaido Univ., Sapporo, JPN)
資料名： Applied Physics Express  (Applied Physics Express)
巻： 3  号： 2  ページ： 025003.1-025003.3  発行年： 2010年02月25日 
JST資料番号： F0599C  ISSN： 1882-0778  CODEN： APEPC4  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 高k/金属ゲート全サラウンド構造を有する垂直InAsナノワイヤチャンネル電界効果トランジスタ(FET)の作製と特性化を報告する。単一InAsナノワイヤをSi基板上に選択領域有機金属気相エピタクシー(MOVPE)法で成長させた。得られた素子はnチャンネルFET特性を示し,閾値電圧は約-0.1Vであった。ナノワイヤの直径が100nmのナノワイヤに対する最良の素子の最大ドレイン電流(I_DS,max/W_G),最大相互コンダクタンス(g_m,max/W_G),オンオフ比(I_ON/OFF),サブスレッショルドスロープ(SS)はそれぞれ83μA/μm,83μS/μm,10⁴,320mV/デケードであった。(翻訳著者抄録)

シソーラス用語： *ゲート【半導体】 ,  *FET【トランジスタ】 ,  *ナノワイヤ ,  ヒ化インジウム ,  キャラクタリゼーション ,  半導体材料 ,  化合物半導体 ,  MOCVD ,  電圧 ,  電流 ,  相互コンダクタンス ,  比率 ,  ウエハ【IC】
準シソーラス用語： *サラウンディングゲート ,  特性化 ,  閾値電圧 ,  ドレイン電流 ,  オンオフ比 ,  Si基板

分類 (1件)： トランジスタ  (NC03070N)

引用文献 (21件)：

• GREYTAK, A. B. Appl. Phys. Lett. 2005, 87, 151103
• HUA, B. Nano Lett. 2009, 9, 112
• MINOT, E. D. Nano Lett. 2007, 7, 367
• GOTO, H. Appl. Phys. Express. 2009, 2, 035004
• TIAN, B. Nature. 2007, 449, 885

タイトルに関連する用語 (7件)： Si基板 ,  成長 ,  InAs ,  ナノワイヤ ,  垂直 ,  サラウンディングゲート ,  トランジスタ