文献

J-GLOBAL ID：201002283010546812   整理番号：10A0846333

相補論理回路用の4端子リレー基板バイアス法

Four-Terminal-Relay Body-Biasing Schemes for Complementary Logic Circuits

著者 (6件)： NATHANAEL Rhesa (Univ. California at Berkeley, CA, USA) ,  POTT Vincent (Univ. California at Berkeley, CA, USA) ,  KAM Hei (Univ. California at Berkeley, CA, USA) ,  JEON Jaeseok (Univ. California at Berkeley, CA, USA) ,  ALON Elad (Univ. California at Berkeley, CA, USA) ,  LIU Tsu-Jae King (Univ. California at Berkeley, CA, USA)
資料名： IEEE Electron Device Letters  (IEEE Electron Device Letters)
巻： 31  号： 8  ページ： 890-892  発行年： 2010年08月 
JST資料番号： B0344B  ISSN： 0741-3106  CODEN： EDLEDZ  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ナノ電気機械的リレー技術が超低消費電力ディジタルIC用として提案されている。4端子(4T)リレー設計は,基板バイアスによりプルイン電圧とリリース電圧を調整でき,低電圧動作を可能にする。本稿では,4Tリレーインバータ用の基板バイアス法を,インバータ電圧変化特性(VTC),クローバー(crowbar)電流,および雑音余裕に関して調べた。その結果,急激な電圧変化を確実にし,クローバー電流を除くため,プルダウンデバイスとプルアップデバイスを同時にオンとする可能性が無いようにリレーをバイアスすることが最もよいことが分かった。動作マージングを最大化するため,VTCのヒステリシスは最小にすることがよい。

シソーラス用語： オンオフ制御 ,  *電磁継電器 ,  論理回路 ,  相補回路 ,  バイアス ,  雑音余裕 ,  ヒステリシス ,  *インバータ ,  マイクロスイッチ ,  *MEMS ,  ナノメータ加工 ,  消費電力
準シソーラス用語： MEMSスイッチ ,  *NEMS ,  リレー制御 ,  低消費電力

分類 (2件)： 固体デバイス製造技術一般  (NC03030V) ,  継電器・スイッチ  (NA05060K)

タイトルに関連する用語 (3件)： 論理回路 ,  リレー ,  基板バイアス