文献

J-GLOBAL ID：201002284350578308   整理番号：10A0944404

ハッシュ関数Luffaのハードウェア実装

著者 (5件)： 佐藤証 (産業技術総合研 情報セキュリティ研究セ) ,  片下敏宏 (産業技術総合研 情報セキュリティ研究セ) ,  菅原健 (東北大 大学院情報科学研究科) ,  本間尚文 (東北大 大学院情報科学研究科) ,  青木孝文 (東北大 大学院情報科学研究科)
資料名： 情報処理学会シンポジウムシリーズ(CD-ROM)  (IPSJ Symposium Series (CD-ROM))
巻： 2010  号： 1  ページ： 1660-1665  発行年： 2010年06月30日 
JST資料番号： L6741A  ISSN： 1882-0840  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本論文では,次世代ハッシュ関数SHA-3の候補アルゴリズムLuffaのハードウェア・アーキテクチャを提案する。提案アーキテクチャを90nm CMOSスタンダードセル・ライブラリにより性能評価を行った結果,高速実装では35Gbpsという極めて高いスループットが得られ,また小型実装では14.7kgatesが示された。同じスポンジ関数型のSHA-3候補Keccakや,現在の標準ハッシュ関数SHA-256との比較においては,高速から小型回路までより柔軟に対応できるLuffaの優位性が明らかとなった。(著者抄録)

シソーラス用語： 実装設計 ,  *ハッシュ関数 ,  *ハードウェア設計 ,  アルゴリズム ,  システムアーキテクチャ ,  *CMOS構造 ,  ライブラリ【計算機】 ,  スループット ,  システム評価
準シソーラス用語： セルライブラリ

分類 (3件)： システムプログラミング一般  (JD03010Y) ,  CAD,CAM  (JE10000A) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (2件)： ハッシュ関数 ,  ハードウェア実装