文献

J-GLOBAL ID：201002290976568878   整理番号：10A0366298

高いゲート及びドレインバイアス応力下の短チャンネルp型多結晶珪素薄膜トランジスタの信頼度

Reliability in Short-Channel p-Type Polycrystalline Silicon Thin-Film Transistor under High Gate and Drain Bias Stress

著者 (5件)： CHOI Sung-Hwan (Seoul National Univ., Seoul, KOR) ,  KIM Sun-Jae (Seoul National Univ., Seoul, KOR) ,  MO Yeon-Gon (Samsung Mobile Display Co., Ltd., Kyeonggi-do, KOR) ,  KIM Hye-Dong (Samsung Mobile Display Co., Ltd., Kyeonggi-do, KOR) ,  HAN Min-Koo (Seoul National Univ., Seoul, KOR)
資料名： Japanese Journal of Applied Physics  (Japanese Journal of Applied Physics)
巻： 49  号： 3,Issue 2  ページ： 03CA04.1-03CA04.6  発行年： 2010年03月25日 
JST資料番号： G0520B  ISSN： 0021-4922  CODEN： JJAPB6  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 高いゲート及びドレインバイアス応力下の短チャンネルp型エキシマレーザアニール(ELA)多結晶珪素(poly-Si)薄膜トランジスタ(TFT)の電気特性を調べた。高いゲート及びドレインバイアス応力故に,短チャンネルTFTの閾値電圧は負方向に有意にシフトしたが(ΔV_TH=-2.08V),長チャンネルTFTのそれは負方向に殆どシフトしなかった(ΔV_TH=-0.10V)。短チャンネルTFTの閾値電圧のこの負シフトはpoly-Si膜とゲート絶縁膜の間のドレイン接合付近の深い捕獲状態とソース接合付近の界面状態発生に起因すると考えられる。また,応力を与えたTFTのゲート-ドレイン容量(C_GD)特性はフラットバンド電圧V_FB以下のゲート電圧に対して大幅に伸びた。高いゲート及びドレインバイアス応力の影響はホット正孔誘起ドナー様界面状態発生に関係する。高いゲート及びドレインバイアス応力後の順方向モードと逆方向モードの移動特性も,ソース注入領域付近に生じたゲート絶縁膜/チャンネル界面における界面状態発生を示した。(翻訳著者抄録)

シソーラス用語： *薄膜トランジスタ ,  ポリシリコン ,  P型半導体 ,  *応力 ,  ゲート【半導体】 ,  ドレイン【半導体】 ,  *信頼度 ,  電圧 ,  ソース【半導体】 ,  電気特性 ,  表面準位
準シソーラス用語： 多結晶珪素 ,  *バイアス応力 ,  フラットバンド電圧 ,  閾値電圧 ,  界面状態

分類 (1件)： トランジスタ  (NC03070N)

引用文献 (15件)：

• S. Zhang, C. Zhu, J. K. O. Shin, J. N. Li, and P. K. T. Mok: IEEE Trans. Electron Devices 47(2000)569.
• K. P. A. Kumar and J. K. O. Sin: IEDM Tech. Dig., 1997, p. 515.
• J. W. Lee. N. I. Lee. and C. H. Han: IEEE Electron Device Lett.19(1998)458.
• N. A. Hastas, C. A. Dimitriadis. J. Brini, and G. Kamarinos: IEEE Trans. Electron Devices 49(2002)1552.
• S. Inoue, H. Ohshima, and T. Shimoda: IEDM Tech. Dig., 1997, p. 527.

タイトルに関連する用語 (6件)： ゲート ,  応力 ,  短チャンネル ,  多結晶珪素 ,  薄膜トランジスタ ,  信頼度