文献

J-GLOBAL ID：201002295978674804   整理番号：10A0780900

22nmノードにおけるダブルゲートSOI MOSFETにおける適切な高k誘電体の決定のためのゲートトンネルリークの解析モデリング

Analytical modeling of the gate tunneling leakage for the determination of adequate high-k dielectrics in double-gate SOI MOSFETs at the 22nm node

著者 (7件)： DARBANDY Ghader (Departament d’Enginyeria Electronica, Electrica i Automatica, Univ. Rovira i Virgili, ESP) ,  RITZENTHALER Romain (Departament d’Enginyeria Electronica, Electrica i Automatica, Univ. Rovira i Virgili, ESP) ,  LIME Francois (Departament d’Enginyeria Electronica, Electrica i Automatica, Univ. Rovira i Virgili, ESP) ,  GARDUNO Ivan (Seccion de Electronica del Estado Solido, Depto. Ingenieria Electrica CINVESTAV-IPN, MEX) ,  ESTRADA Magali (Seccion de Electronica del Estado Solido, Depto. Ingenieria Electrica CINVESTAV-IPN, MEX) ,  CERDEIRA Antonio (Seccion de Electronica del Estado Solido, Depto. Ingenieria Electrica CINVESTAV-IPN, MEX) ,  INIGUEZ Benjamin (Departament d’Enginyeria Electronica, Electrica i Automatica, Univ. Rovira i Virgili, ESP)
資料名： Solid-State Electronics  (Solid-State Electronics)
巻： 54  号： 10  ページ： 1083-1087  発行年： 2010年10月 
JST資料番号： H0225A  ISSN： 0038-1101  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 本稿では,金属酸化物半導体(MOS)接合/デバイス/あるいはトランジスタにおけるゲートリーク電流をモデル化した。そして,直接トンネル電流(ゲート酸化物中でのWKBトンネル確率の適切な計算に基づいた)の解析モデルを考慮することにより,22nmノードにおけるダブルゲート(DG)MOSFETのための有効な材料をみつけるために検討した。著者らは,リーク電流(10^-2A/cm²)予測最大値をもつ,22nm技術ノードのための最適ゲート酸化膜材料を明らかにする理論的研究を提供した。それは,ITRSマップに従ったノードに対して許容可能である。電子有効質量,誘電率k値およびΔE_c-k許容値における障壁高さの効果を研究している。Copyright 2010 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.

シソーラス用語： *MOSFET ,  SOI構造 ,  トンネル ,  *モデリング ,  解析モデル ,  *誘電体 ,  漏れ電流 ,  誘電率 ,  ゲート【半導体】 ,  トランジスタ ,  酸化膜 ,  標準
準シソーラス用語： ITRS ,  ダブルゲート ,  モデル化 ,  リーク電流 ,  金属酸化物半導体型電界効果トランジスター ,  高k誘電体

分類 (3件)： トランジスタ  (NC03070N) ,  数値計算  (JE02000J) ,  誘電体一般  (BM05010F)

タイトルに関連する用語 (7件)： ノード ,  ダブルゲート ,  SOI ,  MOSFET ,  高k誘電体 ,  解析 ,  モデリング