文献

J-GLOBAL ID：201002298744756261   整理番号：10A0439447

三重モジュラ冗長性における単一イベント混乱の短い影響を最小化するための方式

Scheme to minimise short effects of single-event upsets in triple-modular redundancy

著者 (2件)： SHE X. (Fudan Univ., Shanghai, CHN) ,  TRIMBERGER S. (Xil Inc, California, USA)
資料名： IET Computers & Digital Techniques  (IET Computers & Digital Techniques)
巻： 4  号： 1  ページ： 50-55  発行年： 2010年01月 
JST資料番号： H0155D  ISSN： 1751-8601  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： FPGA(フィールドプログラマブルゲートアレイ)における回路実装において,三重モジュラ冗長性(TMR)における単一イベント混乱(SEU)の影響から回路を保護する方式を提案し,その実装を行った。提案方式に関しては,ノードにより分離されている論理のグループ(部分回路)から回路が構成されていることを示し,各種方式の性能比較を行い,SEU硬化能力の比較などについて論じた。MCNC91ベンチマークスイートを用いて提案技法の実装を行い,評価実験の結果を示した。ここでは,それぞれのベンチマークに対するTMR,DTMR,PTMR,QMR回路を合成し,FPGAで実装を行った。レイアウト面積が小さい場合,ルーティングリソースが制限されるため,提案手法では,二次相互結合線を利用して,ルーティングの成功を導く。実験結果により,提案手法ではリソース利用オーバーヘッドが少なく,優れたSEU性能を持つことを確認した。

シソーラス用語： *電気保護 ,  *FPGA ,  論理回路 ,  SEU【シングルイベント】 ,  実装設計 ,  評価試験 ,  ベンチマーク ,  回路合成 ,  *CAD【計算機】 ,  レイアウト ,  経路選定 ,  通信操作
準シソーラス用語： オーバヘッド ,  ルーティング

分類 (3件)： 継電器・スイッチ  (NA05060K) ,  半導体集積回路  (NC03162T) ,  CAD,CAM  (JE10000A)

タイトルに関連する用語 (5件)： 三重 ,  冗長性 ,  イベント ,  混乱 ,  最小化