特許
J-GLOBAL ID：201003000158346865
半導体装置及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
橋元 正
公報種別：公開公報
出願番号（国際出願番号）：特願2009-017266
公開番号（公開出願番号）：特開2010-177378
出願日： 2009年01月28日
公開日（公表日）： 2010年08月12日
要約：
【課題】基板容量及び基板抵抗を低減することにより、高速及び高周波で動作する半導体装置及びその製造方法を提供する。【解決手段】半導体装置の製造方法が、第1導電型の半導体基板に第2導電型の第1の不純物層を形成することにより、半導体基板にPN接合を形成する工程(a)と、第1の不純物層の上面の半導体基板表面に、半導体素子と、第1の不純物層と電気的に接続される導電層とを形成する工程(b)と、導電層を、エッチング用電源の正電極と接続し、対向電極をエッチング用電源の負電極と接続し、半導体基板と対向電極とをエッチング液に浸し、半導体基板の内部に形成されたPN接合に逆バイアスを印加することにより、第1の不純物層をエッチング停止層として、第1導電型の半導体基板を除去する工程(c)と、第1の不純物層の下面に、恒久支持基板を取り付ける工程(d)と、を含む。【選択図】図1
請求項（抜粋）：
第1導電型の半導体基板に第2導電型の第1の不純物層を形成することにより、前記半導体基板にPN接合を形成する工程(a)と、
前記第1の不純物層の上面の前記半導体基板表面に、半導体素子と、前記第1の不純物層と電気的に接続され、前記半導体基板の表面に露出する導電層とを形成する工程(b)と、
前記第1の不純物層と接続される前記導電層を、エッチング用電源の一方の電極と接続し、対向電極を前記エッチング用電源の他方の電極と接続し、前記半導体基板と前記対向電極とをエッチング液に浸し、前記半導体基板の内部に形成されたPN接合に逆バイアスを印加することにより、前記第1の不純物層をエッチング停止層として、第1導電型の前記半導体基板を除去する工程(c)と、
前記第1の不純物層の下面に、恒久支持基板を取り付ける工程(d)と、
を含むことを特徴とする半導体装置の製造方法。
IPC (5件)：
H01L 21/02
, H01L 27/12
, H01L 29/78
, H01L 21/336
, H01L 29/786
H01L27/12 B
, H01L29/78 653D
, H01L29/78 658A
, H01L29/78 658G
, H01L29/78 658K
, H01L29/78 627D
5F110AA02
, 5F110AA23
, 5F110CC02
, 5F110CC09
, 5F110DD01
, 5F110DD04
, 5F110DD12
, 5F110GG02
, 5F110GG12
, 5F110GG25
, 5F110GG32
, 5F110GG42
, 5F110GG52
, 5F110HM02
, 5F110HM12
, 5F110NN02
, 5F110NN62
, 5F110NN66
, 5F110QQ05
, 5F110QQ16
, 5F110QQ19
