特許
J-GLOBAL ID：201003000903450467
半導体装置及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
北野 好人
, 三村 治彦
公報種別：公開公報
出願番号（国際出願番号）：特願2008-326070
公開番号（公開出願番号）：特開2010-147418
出願日： 2008年12月22日
公開日（公表日）： 2010年07月01日
要約：
【課題】電源線や接地線の電気抵抗やインダクタンスの低減を実現し得る半導体装置及びその製造方法を提供する。【解決手段】柱状体56a,56cを有する型56を絶縁層38に押しつけることにより、柱状体により絶縁層を貫き、絶縁層を貫く開口部を形成する工程と、開口部内に導電体を埋め込む工程と、導電体が埋め込まれた絶縁層を回路基板上に配する工程と、導電体が埋め込まれた絶縁層上に半導体素子を実装し、半導体素子の複数の電極が導電体により共通接続される工程とを有している。【選択図】図3
請求項（抜粋）：
柱状体を有する型を絶縁層に押しつけることにより、前記柱状体により前記絶縁層を貫き、前記絶縁層を貫く開口部を形成する工程と、
前記開口部内に導電体を埋め込む工程と、
前記導電体が埋め込まれた前記絶縁層を回路基板上に配する工程と、
前記導電体が埋め込まれた前記絶縁層上に半導体素子を実装し、前記半導体素子の複数の電極が前記導電体により共通接続される工程と
を有することを特徴とする半導体装置の製造方法。
IPC (1件)：
FI (2件)：
H01L23/12 E
, H01L23/12 N
