特許
J-GLOBAL ID：201003001735825049
半導体装置
出願人/特許権者：
代理人 (3件)： 稲岡 耕作 , 川崎 実夫 , 皆川 祐一
公報種別：公開公報
出願番号（国際出願番号）：特願2008-334481
公開番号（公開出願番号）：特開2010-157582
出願日： 2008年12月26日
公開日（公表日）： 2010年07月15日
要約：
【課題】 第1不純物領域-第2不純物領域間(たとえば、ソース-ドレイン間)の電位分布を均一にすること。【解決手段】半導体装置1のLDMOSFET10において、ドレイン領域15とボディ領域11との間の部分に、ボディ領域11と間隔を空けてフィールド絶縁膜16を形成する。フィールド絶縁膜16上に、第1フローティングプレート22および第2フローティングプレート25を、平面視で交互に配置し、関係式:L/d=一定(L:平面視で隣接する第1フローティングプレート22および第2フローティングプレート25のうち内側のプレートの外周、d:Lを定義するプレートの外周とその外周に対向して隣接する第1フローティングプレート22または第2フローティングプレート25の内周との距離)を満たすように形成する。【選択図】図3
請求項（抜粋）：
第1導電型の半導体材料からなる半導体層と、
前記半導体層の表層部に形成され、前記半導体層の不純物濃度よりも高い不純物濃度を有する第1導電型の第1不純物領域と、
前記半導体層の表層部に前記第1不純物領域と間隔を空けて形成された第2導電型のボディ領域と、
前記ボディ領域の表層部に形成され、前記半導体層の不純物濃度よりも高い不純物濃度を有する第1導電型の第2不純物領域と、
前記半導体層の表面における前記第1不純物領域と前記第2不純物領域との間の部分に、前記第2不純物領域と間隔を空けて形成されたフィールド絶縁膜と、
前記第2不純物領域と前記フィールド絶縁膜との間において、前記半導体層の表面上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記フィールド絶縁膜上において、一定幅を有する環状に形成された第1フローティングプレートと、
前記第1フローティングプレートの上方における同一層上において、一定幅を有する環状に形成された第2フローティングプレートとを含み、
前記第1フローティングプレートおよび前記第2フローティングプレートは、それらの幅方向中央における各周囲長がすべて異なるように合計3つ以上形成され、相対的に前記周囲長の小さいものが相対的に前記周囲長の大きいものの内側領域に収容されるように平面視で交互に配置されるとともに、関係式:L/d=一定(L:平面視で隣接する前記第1および第2フローティングプレートのうち内側のプレートの外周、d:Lを定義するプレートの外周とそのプレートの外周に対向するように隣接する前記第1または第2フローティングプレートの内周との距離)を満たすように形成されている、半導体装置。
IPC (2件)：
FI (3件)：
Fターム (20件)：
5F110AA13
, 5F110AA30
, 5F110BB12
, 5F110CC02
, 5F110DD05
, 5F110DD13
, 5F110EE24
, 5F110EE28
, 5F110FF02
, 5F110FF12
, 5F110GG23
, 5F110GG24
, 5F110GG34
, 5F110GG60
, 5F110HJ04
, 5F110HL12
, 5F110HM04
, 5F110HM12
, 5F110NN03
, 5F110NN62
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved