特許
J-GLOBAL ID:201003002534553870
薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
発明者:
,
,
,
,
,
,
,
出願人/特許権者:
代理人 (3件):
佐伯 義文
, 渡邊 隆
, 村山 靖彦
公報種別:公開公報
出願番号(国際出願番号):特願2009-085265
公開番号(公開出願番号):特開2010-157674
出願日: 2009年03月31日
公開日(公表日): 2010年07月15日
要約:
【課題】薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置を提供する。【解決手段】基板と、前記基板上に位置するバッファ層と、前記バッファ層上に位置する第1半導体層及び第2半導体層と、前記第1半導体層及び第2半導体層と絶縁されるゲート電極と、前記第1半導体層及び第2半導体層と前記ゲート電極とを絶縁するゲート絶縁膜と、前記ゲート電極と絶縁され、前記第2半導体層と一部が接続するソース/ドレインである電極とを含み、前記第1半導体層は前記第2半導体層の下部に位置し、前記第1半導体層の面積は第2半導体層の面積よりも小さいことを特徴とする薄膜トランジスタ及びその製造方法に関する。また、前記薄膜トランジスタを含む有機電界発光表示装置とその製造方法に関する。【選択図】図2B
請求項(抜粋):
基板と、
前記基板上に位置するバッファ層と、
前記バッファ層上に位置する第1半導体層及び第2半導体層と、
前記第1半導体層及び第2半導体層と絶縁されるゲート電極と、
前記第1半導体層及び第2半導体層と前記ゲート電極とを絶縁させるゲート絶縁膜と、
前記ゲート電極と絶縁され、前記第2半導体層と一部が接続するソース/ドレイン電極をと、を含み、
前記第1半導体層は前記第2半導体層の下部に位置し、前記第1半導体層の面積は第2半導体層の面積よりも小さいことを特徴とする薄膜トランジスタ。
IPC (5件):
H01L 21/336
, H01L 29/786
, H01L 21/20
, H01L 51/50
, H05B 33/10
FI (6件):
H01L29/78 627G
, H01L29/78 618E
, H01L29/78 612Z
, H01L21/20
, H05B33/14 A
, H05B33/10
Fターム (78件):
3K107AA01
, 3K107BB01
, 3K107CC31
, 3K107CC45
, 3K107EE03
, 3K107HH05
, 5F110AA06
, 5F110AA08
, 5F110AA26
, 5F110BB01
, 5F110CC01
, 5F110CC07
, 5F110DD01
, 5F110DD02
, 5F110DD13
, 5F110DD14
, 5F110DD17
, 5F110EE03
, 5F110EE04
, 5F110EE06
, 5F110EE14
, 5F110FF02
, 5F110FF03
, 5F110FF09
, 5F110GG02
, 5F110GG13
, 5F110GG16
, 5F110GG19
, 5F110GG22
, 5F110GG33
, 5F110GG43
, 5F110GG44
, 5F110HK01
, 5F110HK02
, 5F110HK03
, 5F110HK04
, 5F110HK06
, 5F110HL01
, 5F110HL02
, 5F110HL03
, 5F110HL04
, 5F110HL06
, 5F110HL07
, 5F110NN03
, 5F110NN23
, 5F110NN24
, 5F110NN27
, 5F110NN36
, 5F110PP01
, 5F110PP02
, 5F110PP03
, 5F110PP10
, 5F110PP34
, 5F110PP35
, 5F110PP36
, 5F152AA02
, 5F152AA06
, 5F152BB02
, 5F152BB03
, 5F152CC02
, 5F152CC04
, 5F152CD05
, 5F152CD09
, 5F152CD13
, 5F152CD14
, 5F152CD17
, 5F152CD24
, 5F152CE05
, 5F152CE12
, 5F152CE15
, 5F152CE26
, 5F152CE45
, 5F152CF13
, 5F152CF14
, 5F152CF18
, 5F152FF01
, 5F152FF11
, 5F152FF22
引用特許: