特許
J-GLOBAL ID：201003005587861087
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (3件)：
速水 進治
, 野本 可奈
, 天城 聡
公報種別：公開公報
出願番号（国際出願番号）：特願2009-104554
公開番号（公開出願番号）：特開2010-258109
出願日： 2009年04月22日
公開日（公表日）： 2010年11月11日
要約：
【課題】ウェハの個片化のためにレーザダイシングで多層配線層を切断する際の保護膜の剥がれを防いでウェハへの汚れの付着を防止する。【解決手段】レーザダイシングでウェハ102を個片化する際に素子形成領域を保護する第2の保護膜(110)の下層の第1の保護膜(108)に、スクライブライン120に沿ってスクライブライン120の幅よりも幅の狭い第1の溝108aおよび第2の溝108bを形成し、第1の溝108aおよび第2の溝108bを第2の保護膜で充填する。この後、第2の保護膜が形成された面から第1の溝108aと第2の溝108bとの間の領域をスクライブライン120に沿ってレーザダイシングで切断して、多層配線層104の少なくとも所定の深さまで達する切断溝100aを形成する。【選択図】図3
請求項（抜粋）：
スクライブラインで区画された複数の素子形成領域が形成され、一面に多層配線層が形成されたウェハ上の前記多層配線層上に形成された第1の保護膜に、前記スクライブラインに沿って当該スクライブラインの幅よりも幅の狭い第1の溝および第2の溝を形成する工程と、
前記第1の溝および前記第2の溝を充填するとともに前記第1の保護膜を覆う第2の保護膜を形成する工程と、
前記第2の保護膜が形成された面から前記第1の溝と前記第2の溝との間の領域を前記スクライブラインに沿ってレーザダイシングして、前記多層配線層の少なくとも所定の深さまで達する切断溝を形成する工程と、
を含む半導体装置の製造方法。
IPC (1件)：
FI (3件)：
H01L21/78 B
, H01L21/78 F
, H01L21/78 Q
