特許
J-GLOBAL ID：200903007512308791
半導体装置及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
野口 繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願2002-211735
公開番号（公開出願番号）：特開2004-055852
出願日： 2002年07月19日
公開日（公表日）： 2004年02月19日
要約：
【課題】ダイシング時の半導体ウエハのチッピングやクラックの発生、樹脂層の剥離など、ダイシング工程に起因する半導体装置の損傷を防止する。【解決手段】ウエハ1の表面1aの、スクライブライン領域5の半導体チップ領域3近傍の領域に表面側溝7aを形成し(A)、ウエハ1の裏面1bの、スクライブライン領域5の半導体チップ領域3近傍の領域に裏面側溝7bを、表面側溝7aと裏面側溝7bを互いに連結させず、スクライブライン領域5内の互いに異なる領域に、かつウエハ1の厚み方向で重複するように形成した後(B)、スクライブライン領域5の中央側に切断用溝9を形成して、半導体チップ領域3を個々の半導体チップに分割する(C)。表面側溝7a及び裏面側溝7bにより、チッピング及びクラックの半導体チップ領域3への伝播を阻止できる。【選択図】 図1
請求項（抜粋）：
表面に複数の半導体チップ領域が形成され、半導体チップ領域間にスクライブライン領域が設けられた半導体ウエハを個々の半導体装置に分割するためのダイシング工程を含む半導体装置の製造方法において、
ダイシング工程は、半導体ウエハの表面側の、スクライブライン領域の半導体チップ領域近傍の領域に1又は複数の表面側溝を形成し、半導体ウエハの裏面側の、スクライブライン領域の半導体チップ領域近傍の領域に1又は複数の裏面側溝を形成するチッピング及びクラック防止用溝形成工程、及び
スクライブライン領域の中央側に切断用溝を形成する切断用溝形成工程を含むことを特徴とする半導体装置の製造方法。
IPC (1件)：
FI (2件)：
H01L21/78 L
, H01L21/78 Q
