半導体装置及び当該半導体装置の作製方法

発明者： ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2009-252058
公開番号（公開出願番号）：特開2010-135772
出願日： 2009年11月02日
公開日（公表日）： 2010年06月17日
要約：

【課題】半導体層をゲート電極層、ソース電極層及びドレイン電極層上に設ける場合であっても、素子特性を向上させると共に、素子の信頼性を向上させることを目的の一とする。【解決手段】ゲート電極層と、ゲート電極層上に設けられたゲート絶縁層と、ゲート絶縁層を介してゲート電極層の一部と重なるように設けられたソース電極層及びドレイン電極層と、ゲート絶縁層、ソース電極層及びドレイン電極層上に設けられた半導体層を有する構造において、ソース電極層とドレイン電極層の間の領域に位置するゲート絶縁層の膜厚を、ゲート電極層とソース電極層の間に設けられたゲート絶縁層及びゲート電極層とドレイン電極層の間に設けられたゲート絶縁層の膜厚より小さくなるように設ける。【選択図】図1

請求項（抜粋）：

基板上に設けられたゲート電極層と、前記ゲート電極層上に設けられたゲート絶縁層と、前記ゲート絶縁層を介して前記ゲート電極層の一部と重なるように設けられたソース電極層及びドレイン電極層と、前記ゲート電極層上であって前記ソース電極層と前記ドレイン電極層の間の領域に位置する前記ゲート絶縁層と接して設けられ、且つ前記ソース電極層及び前記ドレイン電極層上に設けられた酸化物半導体層を有し、前記ゲート電極層上であって前記ソース電極層と前記ドレイン電極層の間の領域に位置する前記ゲート絶縁層の膜厚が、前記ゲート電極層と前記ソース電極層の間に設けられた前記ゲート絶縁層または前記ゲート電極層と前記ドレイン電極層の間に設けられた前記ゲート絶縁層の膜厚より小さいことを特徴とする半導体装置。

IPC (8件)：

H01L 21/336 , H01L 29/786 , H01L 21/28 , H01L 29/417 , H01L 29/423 , H01L 29/49 , G02F 1/136 , H01L 51/50

FI (11件)：

H01L29/78 617S , H01L29/78 618B , H01L29/78 617U , H01L29/78 616T , H01L29/78 616U , H01L29/78 617V , H01L21/28 301B , H01L29/50 M , H01L29/58 G , G02F1/1368 , H05B33/14 A

Fターム (119件)：

2H092GA51 , 2H092GA59 , 2H092GA60 , 2H092JA26 , 2H092JA28 , 2H092JA41 , 2H092JA46 , 2H092JB42 , 2H092KA08 , 2H092KA12 , 2H092KA18 , 2H092KA19 , 2H092KB22 , 2H092KB24 , 2H092MA04 , 2H092MA05 , 2H092MA13 , 2H092MA19 , 2H092MA29 , 2H092NA23 , 2H092PA01 , 2H092PA06 , 3K107AA01 , 3K107BB01 , 3K107CC21 , 3K107CC31 , 3K107EE04 , 3K107FF15 , 3K107HH05 , 4M104AA03 , 4M104AA08 , 4M104AA09 , 4M104BB02 , 4M104BB03 , 4M104BB04 , 4M104BB13 , 4M104BB14 , 4M104BB16 , 4M104BB17 , 4M104BB18 , 4M104BB36 , 4M104BB39 , 4M104CC01 , 4M104CC05 , 4M104DD34 , 4M104DD37 , 4M104DD51 , 4M104DD63 , 4M104DD77 , 4M104FF08 , 4M104FF13 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 5F110AA02 , 5F110AA12 , 5F110BB02 , 5F110CC03 , 5F110DD01 , 5F110DD02 , 5F110DD03 , 5F110DD04 , 5F110DD05 , 5F110DD11 , 5F110EE01 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE06 , 5F110EE14 , 5F110EE23 , 5F110EE38 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF09 , 5F110FF10 , 5F110FF12 , 5F110FF28 , 5F110FF36 , 5F110GG01 , 5F110GG04 , 5F110GG05 , 5F110GG25 , 5F110GG43 , 5F110GG57 , 5F110GG58 , 5F110HK02 , 5F110HK03 , 5F110HK04 , 5F110HK06 , 5F110HK08 , 5F110HK21 , 5F110HK22 , 5F110HK32 , 5F110HK33 , 5F110HL01 , 5F110HL07 , 5F110HL09 , 5F110HL22 , 5F110HL23 , 5F110HM02 , 5F110NN03 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN25 , 5F110NN27 , 5F110NN33 , 5F110NN34 , 5F110NN35 , 5F110NN36 , 5F110NN40 , 5F110NN71 , 5F110NN72 , 5F110NN73 , 5F110QQ09 , 5F110QQ11

引用特許：

審査官引用 (1件)

半導体装置、及び半導体装置の作製方法
公報種別：公開公報出願番号：特願2005-284538 出願人：株式会社半導体エネルギー研究所

前のページに戻る