特許

J-GLOBAL ID：201003012457699985

半導体基板の製造方法、半導体基板

発明者： 渡邉 幸宗
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 西 和哉 ,  志賀 正武 ,  大浪 一徳
公報種別：公開公報
出願番号（国際出願番号）：特願2008-292419
公開番号（公開出願番号）：特開2010-118616
出願日： 2008年11月14日
公開日（公表日）： 2010年05月27日
要約：

【課題】シリコン層又はシリコン基板上に、欠陥密度が低く高品質なエピタキシャル層を、少ない工程で低コストに形成することが可能な半導体基板の製造方法を提供する。【解決手段】シリコンウエーハ11の一面11aに対して、ウエットエッチング法によって異方性エッチングを行う。シリコンウエーハ11の一面11aに対して、異方性エッチングを行うと、シリコンウエーハ11の一面11aに微細な凹凸12が形成される。この微細な凹凸12は、例えば(111)面からなる傾斜面12a,12bで構成された溝14が、周期的に多数形成されたものであればよい。【選択図】図2

請求項（抜粋）：

第1面がミラー指数(110)で表される結晶面であるシリコンウエーハの、前記第1面にエッチングを行い、第2面を形成する工程と、 前記第2面上にエピタキシャル層を形成する工程と、 を有し、 前記エッチングは、異方性エッチング液を用いたウエットエッチングであり、 前記第2面は、所定の角度で傾斜した複数の傾斜面からなる凹凸を有する面であることを特徴とする半導体基板の製造方法。

IPC (8件)：

H01L 21/205 ,  H01L 21/20 ,  H01L 21/306 ,  C30B 29/36 ,  C30B 29/38 ,  C30B 25/18 ,  C23C 16/34 ,  C23C 16/42

FI (8件)：

H01L21/205 ,  H01L21/20 ,  H01L21/306 B ,  C30B29/36 A ,  C30B29/38 D ,  C30B25/18 ,  C23C16/34 ,  C23C16/42

Fターム (47件)：

4G077AA02 ,  4G077AA03 ,  4G077BE08 ,  4G077BE15 ,  4G077DB01 ,  4G077ED05 ,  4G077ED06 ,  4G077EE02 ,  4G077HA12 ,  4G077TC17 ,  4G077TC19 ,  4G077TK01 ,  4G077TK10 ,  4K030AA06 ,  4K030AA09 ,  4K030AA11 ,  4K030AA13 ,  4K030BA08 ,  4K030BA37 ,  4K030BA38 ,  4K030BB02 ,  4K030CA04 ,  4K030CA12 ,  4K030DA04 ,  4K030FA10 ,  4K030LA12 ,  5F043AA02 ,  5F043BB02 ,  5F043DD02 ,  5F043FF10 ,  5F043GG10 ,  5F045AA03 ,  5F045AB06 ,  5F045AB14 ,  5F045AF03 ,  5F045BB12 ,  5F045HA04 ,  5F152LL03 ,  5F152LM03 ,  5F152LN03 ,  5F152LN40 ,  5F152MM01 ,  5F152MM18 ,  5F152NN03 ,  5F152NN27 ,  5F152NQ02 ,  5F152NQ09

引用特許：

出願人引用 (1件)

• 炭化珪素膜及びその製造方法
  公報種別：公開公報   出願番号：特願2004-072809   出願人：HOYA株式会社