論理回路

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：堀口浩
公報種別：公開公報
出願番号（国際出願番号）：特願2008-255606
公開番号（公開出願番号）：特開2010-087911
出願日： 2008年09月30日
公開日（公表日）： 2010年04月15日
要約：

【課題】回路面積をさらに小型化しつつ、付加機能として動的再構成性を持たせることができる再構成可能な論理回路を提供する。【解決手段】本発明の論理回路は、配線選択部1、配線選択部1にて選択された配線が接続された入力ノード71、72のうちの1つの入力ノードに入力された信号、及びその他の入力ノードに入力された信号を論理演算する論理演算部2、及び論理演算部2に接続され、OR、ANDとNOR、NAND、NOTとを切り替える切替部3を有する。【選択図】図1

請求項（抜粋）：

複数の制御端子を有し、これらの制御端子のオン/オフにより配線の選択を行う配線選択回路と、複数の三端子素子、前記三端子素子の制御端子にそれぞれ接続される入力ノード、前記三端子素子のそれぞれ第一、第二の端子に接続される抵抗体、及び前記三端子素子のそれぞれの前記第1の端子の接続点に接続される出力ノードを有し、前記配線選択回路にて選択された配線が接続された前記入力ノードのうちの1つの入力ノードに入力された信号、及びその他の前記入力ノードに入力された信号を論理演算する論理演算部と、前記出力ノードに接続され、第1の制御端子のオン/オフにより選択される第1、第2の電圧補償回路を有し、前記第1の制御端子のオン/オフにより論理和、論理積と否定論理和、否定論理積、否定とを切り替える切替部とを具備することを特徴とする論理回路。

IPC (7件)：

H03K 19/20 , H03K 19/18 , H03K 19/094 , H03K 19/095 , H01L 43/08 , H01L 21/823 , H01L 27/06

FI (5件)：

H03K19/20 , H03K19/18 , H03K19/094 , H01L43/08 U , H01L27/06 102A

Fターム (41件)：

5F048AB03 , 5F048AB04 , 5F048AC03 , 5F048AC10 , 5F092AB10 , 5F092AC08 , 5F092AC12 , 5F092AD03 , 5F092AD25 , 5F092BB22 , 5F092BB23 , 5F092BB31 , 5F092BB33 , 5F092BB34 , 5F092BB35 , 5F092BB36 , 5F092BB37 , 5F092BB38 , 5F092BB42 , 5F092BB43 , 5F092BC04 , 5F092BC47 , 5F092DA10 , 5J042BA19 , 5J042CA07 , 5J042CA22 , 5J042CA23 , 5J042CA24 , 5J042CA25 , 5J042DA01 , 5J042DA04 , 5J042DA06 , 5J056AA03 , 5J056BB52 , 5J056DD12 , 5J056DD28 , 5J056DD59 , 5J056FF07 , 5J056HH03 , 5J056JJ00 , 5J056KK03

引用特許：

出願人引用 (2件)

半導体装置
公報種別：公開公報出願番号：特願2002-156203 出願人：松下電器産業株式会社
スピントランジスタ、プログラマブル論理回路および磁気メモリ
公報種別：公開公報出願番号：特願2005-156406 出願人：株式会社東芝

前のページに戻る