特許
J-GLOBAL ID：200903058192249159

スピントランジスタ、プログラマブル論理回路および磁気メモリ

発明者：
斉藤 好昭

斉藤 好昭 について

, 
杉山 英行

杉山 英行 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2005-156406
公開番号（公開出願番号）：特開2006-032915
出願日： 2005年05月27日
公開日（公表日）： 2006年02月02日
要約：
【課題】増幅機能を有するスピントランジスタを提供すること。【解決手段】スピントランジスタ100は、半導体基板10と、半導体基板10上において第1方向に磁化された強磁性体で形成される第1導電層12と、半導体基板10上において第1方向とその第1方向に対して反平行の第2方向とのいずれか一方に磁化される強磁性体で形成された第2導電層14と、第1導電層12と第2導電層14の間に位置し、第1導電層12と第2導電層14との間で電子スピンを導くチャネル部と、チャネル部の上方に位置するゲート電極40と、第1導電層12および第2導電層14の少なくとも一方とチャネル部との間に位置するトンネルバリア膜11a,11bと、を備える。【選択図】 図1
請求項（抜粋）：
第1方向に磁化された強磁性体で形成され、ソースまたはドレインのいずれか一方として機能する第1導電層と、 前記第1方向と該第1方向に対して反平行の第2方向とのいずれか一方に磁化される強磁性体で形成され、ソースまたはドレインのいずれか他方として機能する第2導電層と、 前記第1導電層と前記第2導電層の間に位置し、前記第1導電層と前記第2導電層との間で電子スピンを導くチャネル部と、 前記チャネル部の上方に位置するゲート電極と、 前記第1導電層および前記第2導電層の少なくとも一方と前記チャネル部との間に位置するトンネルバリア膜と、 を備えたことを特徴とするスピントランジスタ。
IPC (5件)：
H01L 29/82 ,  H01L 29/78 ,  H01L 29/786 ,  H01L 27/105 ,  H01L 21/824
FI (4件)：
H01L29/82 Z ,  H01L29/78 301J ,  H01L29/78 622 ,  H01L27/10 447
Fターム (52件)：
5F083FZ10 ,  5F083HA02 ,  5F083HA06 ,  5F083JA36 ,  5F083JA60 ,  5F083PR03 ,  5F083PR21 ,  5F083PR22 ,  5F110AA30 ,  5F110BB08 ,  5F110BB13 ,  5F110CC01 ,  5F110DD05 ,  5F110DD13 ,  5F110EE09 ,  5F110EE31 ,  5F110FF02 ,  5F110GG02 ,  5F110GG12 ,  5F110HK06 ,  5F110HK21 ,  5F110HK33 ,  5F110HK41 ,  5F110HM04 ,  5F110HM12 ,  5F110NN62 ,  5F140AA00 ,  5F140AC14 ,  5F140AC16 ,  5F140AC32 ,  5F140AC36 ,  5F140BA01 ,  5F140BA03 ,  5F140BA07 ,  5F140BA10 ,  5F140BF01 ,  5F140BF04 ,  5F140BG08 ,  5F140BG51 ,  5F140BG52 ,  5F140BG53 ,  5F140BH33 ,  5F140BH45 ,  5F140BH47 ,  5F140BJ01 ,  5F140BJ06 ,  5F140BJ11 ,  5F140BJ16 ,  5F140BK24 ,  5F140BK29 ,  5F140CA03 ,  5F140CB01
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM