半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子

発明者：
出願人/特許権者： ,
代理人 (2件)：磯野道造 , 伊藤政幸
公報種別：公開公報
出願番号（国際出願番号）：特願2009-109282
公開番号（公開出願番号）：特開2010-258352
出願日： 2009年04月28日
公開日（公表日）： 2010年11月11日
要約：

【課題】Si結晶層上に半導体素子を備えたSi以外の半導体単結晶層を備えた半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子を提供する。【解決手段】Si(111)基板(第1の基板)101の表面にバッファ層102と半導体単結晶層103とを順次形成する第1の工程と、半導体単結晶層101aとバッファ層102aとSi(111)基板の所定の厚さ部分102bとを含む分離島150を形成する第2の工程と、分離島の表面を覆う被覆層200を形成する第3の工程と、被覆層をマスクに前記Si(111)基板をSi(111)面に沿ってエッチングして剥離する第4の工程と、分離島の剥離面を別の基板(第2の基板)201の表面に接合する第5の工程とを備える。【選択図】図6

請求項（抜粋）：

Si(111)基板の表面にバッファ層と半導体単結晶層とを順次形成する第1の工程と、前記半導体単結晶層と前記バッファ層と前記Si(111)基板の所定の厚さ部分とを含む分離島を形成する第2の工程と、前記分離島の表面を覆う被覆層を形成する第3の工程と、前記被覆層をマスクに前記Si(111)基板をSi(111)面に沿ってエッチングして剥離する第4の工程と、前記分離島の剥離面を別の基板の表面に接合する第5の工程とを備えることを特徴とする半導体薄膜素子の製造方法。

IPC (7件)：

H01L 21/02 , H01L 21/338 , H01L 29/778 , H01L 29/812 , H01L 21/20 , H01L 33/32 , H01L 31/10

FI (5件)：

H01L21/02 B , H01L29/80 H , H01L21/20 , H01L33/00 186 , H01L31/10 A

Fターム (66件)：

5F041CA04 , 5F041CA05 , 5F041CA34 , 5F041CA40 , 5F041CA71 , 5F041CA74 , 5F041CA77 , 5F041CB36 , 5F049MA04 , 5F049MB07 , 5F049NA08 , 5F049PA20 , 5F049SS03 , 5F102GB01 , 5F102GC01 , 5F102GD01 , 5F102GJ02 , 5F102GJ03 , 5F102GK04 , 5F102GL04 , 5F102GM04 , 5F102GQ01 , 5F102GR01 , 5F102HC15 , 5F152LL04 , 5F152LM09 , 5F152LN03 , 5F152LN32 , 5F152LN35 , 5F152LP01 , 5F152LP02 , 5F152LP08 , 5F152MM02 , 5F152MM03 , 5F152MM04 , 5F152MM05 , 5F152MM08 , 5F152MM12 , 5F152MM14 , 5F152MM18 , 5F152NN02 , 5F152NN03 , 5F152NN06 , 5F152NN07 , 5F152NN08 , 5F152NN09 , 5F152NN11 , 5F152NN12 , 5F152NN13 , 5F152NN14 , 5F152NN16 , 5F152NN19 , 5F152NN20 , 5F152NN27 , 5F152NP02 , 5F152NP03 , 5F152NP09 , 5F152NP11 , 5F152NP12 , 5F152NP13 , 5F152NP14 , 5F152NP17 , 5F152NP19 , 5F152NQ02 , 5F152NQ09 , 5F152NQ11

引用特許：

審査官引用 (5件)

半導体複合装置の製造方法
公報種別：公開公報出願番号：特願2003-308516 出願人：株式会社沖データ, 株式会社沖デジタルイメージング
III族窒化物半導体
公報種別：公開公報出願番号：特願平10-097034 出願人：富士電機株式会社
半導体層の製造方法及び基板の製造方法
公報種別：公開公報出願番号：特願2004-305701 出願人：キヤノン株式会社

全件表示

前のページに戻る