不揮発性半導体記憶装置、及びその製造方法

発明者： , , ,
出願人/特許権者：
代理人 (2件)：伊丹勝 , 田村和彦
公報種別：公開公報
出願番号（国際出願番号）：特願2009-042748
公開番号（公開出願番号）：特開2010-199311
出願日： 2009年02月25日
公開日（公表日）： 2010年09月09日
要約：

【課題】高い信頼性を有する不揮発性半導体記憶装置、及びその製造方法を提供する。【解決手段】不揮発性半導体記憶装置は、メモリトランジスタMTrの制御電極として機能するワード線導電層31a〜31dとを備える。ワード線導電層31a〜31dは、その端部の位置が異なるように階段状に形成された階段部STを構成する。また、不揮発性半導体記憶装置は、階段部STを構成するワード線導電層31a〜31dの上面から上方に延びる第2コンタクトプラグ層55b〜55eを備える。第2コンタクトプラグ層55b〜55eは、上端が基板Baと平行な面において揃うように形成され且つその上端から下端へとその径が小さくなるように形成されている。第1、第2コンタクトプラグ層54、55b〜55fは、その積層方向の長さが長いほど、その上端の径が大きくなるように形成されている。【選択図】図4

請求項（抜粋）：

電気的に書き換え可能な複数のメモリセルが直列に接続されたメモリストリング、及び前記メモリセルの制御電極に接続された配線を備える不揮発性半導体記憶装置であって、前記メモリストリングは、基板に対して垂直方向に延びる柱状部を含む半導体層と、前記柱状部の側面を取り囲むように形成された電荷蓄積層と、前記柱状部の側面及び前記電荷蓄積層を取り囲むように形成され、前記メモリセルの制御電極として機能する、積層された複数の第1導電層とを備え、前記複数の第1導電層は、その端部の位置が異なるように階段状に形成された階段部を構成し、前記配線は、前記階段部を構成する前記第1導電層の上面から上方に延びる複数の第2導電層を備え、前記複数の第2導電層は、それら上端が前記基板と平行な面において揃うように形成され且つその上端から下端へとその径が小さくなるように形成され、前記複数の第2導電層は、その積層方向の長さが長いほど、その上端の径が大きくなるように形成されていることを特徴とする不揮発性半導体記憶装置。

IPC (5件)：

H01L 21/824 , H01L 27/115 , H01L 29/788 , H01L 29/792 , H01L 27/10

FI (3件)：

H01L27/10 434 , H01L29/78 371 , H01L27/10 481

Fターム (33件)：

5F083EP18 , 5F083EP22 , 5F083EP33 , 5F083EP34 , 5F083EP48 , 5F083EP49 , 5F083EP76 , 5F083GA02 , 5F083GA06 , 5F083GA10 , 5F083GA27 , 5F083JA04 , 5F083JA36 , 5F083JA37 , 5F083JA38 , 5F083JA39 , 5F083KA13 , 5F083LA02 , 5F083LA20 , 5F083LA21 , 5F083MA05 , 5F083MA06 , 5F083MA16 , 5F083MA19 , 5F083PR01 , 5F083PR40 , 5F101BA45 , 5F101BB02 , 5F101BD16 , 5F101BD22 , 5F101BD30 , 5F101BD34 , 5F101BF09

引用特許：

審査官引用 (1件)

不揮発性半導体記憶装置及びその製造方法
公報種別：公開公報出願番号：特願2006-086674 出願人：株式会社東芝

前のページに戻る