特許
J-GLOBAL ID:201003036523320522
固体撮像装置、固体撮像装置の駆動方法、及び電子機器
発明者:
出願人/特許権者:
代理人 (1件):
特許業務法人信友国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2009-072575
公開番号(公開出願番号):特開2010-225927
出願日: 2009年03月24日
公開日(公表日): 2010年10月07日
要約:
【課題】画素の駆動に際し同時性を保持した高速駆動が実現され、画素ムラが低減された固体撮像装置を提供する。また、その固体撮像装置を適用した電子機器を提供する。【解決手段】複数の画素4が形成された第1のチップ2と、画素4を駆動する複数の画素駆動回路11が形成された第2のチップ3とが積層された構成とする。画素4は、受光量に応じて信号電荷を生成する受光部と、受光部で生成された信号電荷を読み出し、画素信号として出力する複数のMOSトランジスタとから構成され、第1のチップ2に複数形成されている。画素駆動回路11は、画素4に所望の駆動パルスを供給するものであり第2のチップ3に複数形成されている。そして、このような構成を有する第1のチップ2と第2のチップ3において、第2のチップ3は、第1のチップ2に形成された画素4の下部に、該画素に対応する画素駆動回路11が配されるように、第1のチップ2の下層に積層されている。【選択図】図1
請求項(抜粋):
受光量に応じて信号電荷を生成する受光部と、前記受光部で生成された信号電荷を読み出し、画素信号として出力する複数のMOSトランジスタとから構成される画素が、複数形成された第1のチップと、
前記画素に所望の駆動パルスを供給する複数の画素駆動回路が形成され、前記第1のチップに形成された各画素の下部に該画素を駆動する画素駆動回路が配されるように、前記第1のチップの下層に積層された第2のチップと、
前記画素と、前記画素の下部に配された画素駆動回路とを電気的に接続するための接続部と
を含んで構成される固体撮像装置。
IPC (3件):
H01L 27/146
, H01L 27/14
, H04N 5/335
FI (4件):
H01L27/14 A
, H01L27/14 D
, H04N5/335 U
, H04N5/335 E
Fターム (21件):
4M118AA10
, 4M118AB01
, 4M118BA14
, 4M118BA19
, 4M118CA02
, 4M118DD04
, 4M118DD09
, 4M118DD12
, 4M118FA06
, 4M118FA23
, 4M118FA33
, 4M118GC08
, 4M118GD04
, 4M118HA22
, 4M118HA31
, 4M118HA33
, 5C024CY47
, 5C024EX21
, 5C024EX25
, 5C024GY31
, 5C024HX02
引用特許:
審査官引用 (3件)
-
撮像素子
公報種別:公開公報
出願番号:特願2007-071351
出願人:株式会社ニコン
-
半導体モジュール及びMOS型固体撮像装置
公報種別:公開公報
出願番号:特願2004-224208
出願人:ソニー株式会社
-
固体撮像素子
公報種別:公開公報
出願番号:特願2008-003394
出願人:株式会社ニコン
前のページに戻る