特許

J-GLOBAL ID：201003037339596910

半導体装置

発明者： 小野 昇太郎 ,  原 琢磨 ,  泉沢 優 ,  大田 剛志 ,  杉田 尚正 ,  馬場 嘉朗
出願人/特許権者： 株式会社東芝
代理人 (1件)： 堀口 浩
公報種別：公開公報
出願番号（国際出願番号）：特願2008-203297
公開番号（公開出願番号）：特開2010-040857
出願日： 2008年08月06日
公開日（公表日）： 2010年02月18日
要約：

【課題】逆方向の漏れ電流および順方向のオン電圧の低い半導体装置を提供する。【解決手段】第1導電型の第1半導体層11と、第1半導体層11の主面11aから所定の深さL1に埋め込まれ、主面11a側から主面11aと反対面側に向かって、断面積が次第に大きくなる第2導電型の第2半導体層12と、第1半導体層11の主面11aに接触し、第1半導体層11とショットキー接合を形成する金属層13と、第2半導体層12から第1半導体層11の主面11a側に向かって形成され、第1半導体層11より高い比抵抗を有する高抵抗領域14と、を具備している。【選択図】図1

請求項（抜粋）：

第1導電型の第1半導体層と、 前記第1半導体層の主面から所定の深さに埋め込まれ、前記主面側から前記主面と反対面側に向かって、断面積が次第に大きくなる第2導電型の第2半導体層と、 前記第1半導体層の前記主面に接触し、前記第1半導体層とショットキー接合を形成する金属層と、 前記第2半導体層から前記第1半導体層の前記主面側に向かって形成され、前記第1半導体層より高い比抵抗を有する高抵抗領域と、 を具備することを特徴とする半導体装置。

IPC (2件)：

H01L 29/47 ,  H01L 29/872

FI (1件)：

H01L29/48 F

Fターム (13件)：

4M104AA01 ,  4M104BB01 ,  4M104BB04 ,  4M104BB06 ,  4M104BB13 ,  4M104BB14 ,  4M104BB16 ,  4M104BB18 ,  4M104FF31 ,  4M104FF32 ,  4M104FF35 ,  4M104GG03 ,  4M104HH18

引用特許：

出願人引用 (1件)

• ショットキーバリア半導体装置とその製造方法
  公報種別：公開公報   出願番号：特願平9-351440   出願人：株式会社東芝