特許

J-GLOBAL ID：201003039363032990

半導体積層構造体の製造方法

発明者： 佐藤 純一
出願人/特許権者： シャープ株式会社
代理人 (2件)： 梶 良之 ,  須原 誠
公報種別：公開公報
出願番号（国際出願番号）：特願2009-124936
公開番号（公開出願番号）：特開2010-272781
出願日： 2009年05月25日
公開日（公表日）： 2010年12月02日
要約：

【課題】内部応力及び反りを低減させる。【解決手段】まず、室温において、基板2の裏面上に、基板2よりも熱膨張率が低い第1の膜3を成膜する(a)。次に、高温まで加熱した後に(b)、基板2の表面2a上に、基板2よりも熱膨張率が高いバッファ層4及び第2の膜5を成膜する(c)。しかる後、半導体積層構造体1の温度が室温まで低下すると、半導体積層構造体1は基板2及びすべての膜3、4、5がほぼ反りのない平坦なものとなる(d)。【選択図】図2

請求項（抜粋）：

基板の第1の面上に、前記基板よりも熱膨張率の低い第1の膜を成膜する工程と、 前記第1の膜の成膜後に、前記第1の面と反対側にある前記基板の第2の面上に、前記基板よりも熱膨張率の高い半導体からなる第2の膜を、前記第1の膜の成膜時よりも高い温度にて成膜する工程とを備えていることを特徴とする半導体積層構造体の製造方法。

IPC (6件)：

H01L 21/20 ,  H01S 5/323 ,  H01L 21/205 ,  C23C 16/34 ,  C23C 16/27 ,  C23C 16/30

FI (6件)：

H01L21/20 ,  H01S5/323 610 ,  H01L21/205 ,  C23C16/34 ,  C23C16/27 ,  C23C16/30

Fターム (33件)：

4K030BA02 ,  4K030BA08 ,  4K030BA28 ,  4K030BA38 ,  4K030BB13 ,  4K030CA04 ,  4K030CA05 ,  4K030CA12 ,  4K030FA10 ,  4K030LA14 ,  5F045AB07 ,  5F045AB14 ,  5F045AB17 ,  5F045AB32 ,  5F045AB33 ,  5F045AF03 ,  5F045BB11 ,  5F045DA53 ,  5F045DA69 ,  5F152LN03 ,  5F152LN05 ,  5F152MM18 ,  5F152NN03 ,  5F152NN13 ,  5F152NN15 ,  5F152NN17 ,  5F152NN19 ,  5F152NN23 ,  5F152NP01 ,  5F152NQ09 ,  5F173AH22 ,  5F173AH44 ,  5F173AH48

引用特許：

審査官引用 (2件)

• 特開昭62-196813
  
• シリコン基板及びその製造方法
  公報種別：公開公報   出願番号：特願2006-098638   出願人：古河電気工業株式会社