特許
J-GLOBAL ID：201003050337539380
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
酒井 昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願2009-101065
公開番号（公開出願番号）：特開2010-251608
出願日： 2009年04月17日
公開日（公表日）： 2010年11月04日
要約：
【課題】高速・低損失であるだけでなく、耐圧および短絡耐量性能を高め、さらにソフトなスイッチング特性を有する半導体装置を提供すること。【解決手段】半導体装置100のゲート絶縁膜11は、P+ベース層4の少なくとも一部に接する第1ゲート絶縁膜11aと、N-ドリフト層1の少なくとも一部に接する第2ゲート絶縁膜11bと、からなり、第2ゲート絶縁膜11bの厚さは第1ゲート絶縁膜11aの厚さよりも厚く、かつ第2ゲート絶縁膜11bは第1ゲート絶縁膜11aよりも半導体装置100の第1主面と平行方向に張り出している。また、N-ドリフト層1とP+ベース層4との界面から第1ゲート絶縁膜11aと第2ゲート絶縁膜11bとの境界までの距離は2μm以上5μm以下である。【選択図】図1
請求項（抜粋）：
第1導電型の第1半導体層と、前記第1半導体層よりも高濃度で、かつ前記第1半導体層の第1主面に選択的に設けられた第2導電型の第2半導体層と、前記第2半導体層よりも高濃度で、かつ前記第2半導体層に選択的に設けられた第1導電型の第3半導体層と、前記第1半導体層よりも高濃度で、かつ前記第1半導体層の第2主面側で当該第1半導体層に接して設けられた第1導電型の第4半導体層と、前記第1半導体層よりも高濃度で、かつ前記第4半導体層に接して設けられた第2導電型の第5半導体層と、前記第3半導体層の少なくとも一部に接触する第1電極と、前記第5半導体層の少なくとも一部に接触する第2電極と、前記第2半導体層および前記第3半導体層を貫通し、前記第1半導体層に達するトレンチ内に設けられたゲート絶縁膜と当該ゲート絶縁膜に接するゲート電極とからなるトレンチゲート構造と、を備える半導体装置であって、
前記ゲート絶縁膜は、前記第2半導体層の少なくとも一部に接する第1ゲート絶縁膜と、前記第1半導体層の少なくとも一部に接する第2ゲート絶縁膜と、からなり、前記第2ゲート絶縁膜の厚さは前記第1ゲート絶縁膜の厚さよりも厚く、かつ前記第2ゲート絶縁膜は前記第1ゲート絶縁膜よりも前記第1主面と平行方向に張り出し、かつ前記第1半導体層と前記第2半導体層との界面から第1ゲート絶縁膜と第2ゲート絶縁膜との境界までの距離が2μm以上5μm以下であることを特徴とする半導体装置。
IPC (3件)：
H01L 29/739
, H01L 29/78
, H01L 21/336
H01L29/78 655A
, H01L29/78 653A
, H01L29/78 652K
, H01L29/78 658G
, H01L29/78 658F
