特許
J-GLOBAL ID:201003052332406953
サブリソグラフィックパターニングのためにブロック共重合体自己集合を使用する方法
発明者:
出願人/特許権者:
代理人 (2件):
野村 泰久
, 大菅 義之
公報種別:公表公報
出願番号(国際出願番号):特願2009-549163
公開番号(公開出願番号):特表2010-522643
出願日: 2008年01月25日
公開日(公表日): 2010年07月08日
要約:
ブロック共重合体は自己集合し、例えば本明細書に記載のサブリソグラフィックパターニングのための方法で使用され得る。ブロック共重合体は、ジブロック共重合体、トリブロック共重合体、マルチブロック共重合体、もしくはそれらの組み合わせであってよい。そのような方法は、例えばサブリソグラフィック導電性ラインを含むデバイスの作成に有用であり得る。
請求項(抜粋):
Loの固有周期を持つブロック共重合体を提供するステップと、
複数の自己集合共重合体画定トレンチを含む基板を提供し、前記複数のトレンチの各トレンチはnLoの幅を持ち、nは1から15である、ステップと、
前記ブロック共重合体を前記基板表面上に堆積するステップと、
前記ブロック共重合体を自己集合させるために前記ブロック共重合体をアニールするステップと、
を含む、基板のサブリソグラフィックパターニングのための方法。
IPC (9件):
B82B 3/00
, G03F 7/38
, C08J 5/00
, B32B 3/14
, G03F 7/075
, G03F 7/033
, G03F 7/11
, H01L 21/320
, H01L 21/027
FI (10件):
B82B3/00
, G03F7/38 501
, C08J5/00
, B32B3/14
, G03F7/075 511
, G03F7/033
, G03F7/11 503
, H01L21/88 B
, H01L21/30 502D
, H01L21/30 502R
Fターム (56件):
2H096AA25
, 2H096BA01
, 2H096DA01
, 2H096EA06
, 2H096GA01
, 2H096JA02
, 2H125AE02P
, 2H125AE11P
, 2H125AF13P
, 2H125AF35P
, 2H125CA12
, 2H125CB02
, 2H125CC01
, 2H125CC11
, 4F071AA12X
, 4F071AA22
, 4F071AA22X
, 4F071AA33
, 4F071AA33X
, 4F071AA39X
, 4F071AA47X
, 4F071AA67
, 4F071AA75X
, 4F071AB06
, 4F071AG14
, 4F071AG15
, 4F071AG28
, 4F071AG34
, 4F071AG35
, 4F071AH13
, 4F100AK12B
, 4F100AK12C
, 4F100AK25B
, 4F100AK25C
, 4F100AK28C
, 4F100AK52B
, 4F100AK54C
, 4F100AK73C
, 4F100AL02C
, 4F100AL03B
, 4F100AT00A
, 4F100BA03C
, 4F100BA10A
, 4F100BA10C
, 4F100EJ05C
, 4F100EJ15C
, 4F100EJ42C
, 4F100GB41
, 4F100GB43
, 4F100JL03
, 5F033PP07
, 5F033PP27
, 5F033QQ26
, 5F033VV06
, 5F033XX03
, 5F046AA28
引用特許: