特許
J-GLOBAL ID：201003054542194129

トランジスタの製造方法

発明者：
飯島 竜太

飯島 竜太 について

, 
栗田 雅章

栗田 雅章 について


出願人/特許権者：
ブラザー工業株式会社

ブラザー工業株式会社 について


代理人 (1件)： 山本 尚
公報種別：公開公報
出願番号（国際出願番号）：特願2008-244937
公開番号（公開出願番号）：特開2010-080552
出願日： 2008年09月24日
公開日（公表日）： 2010年04月08日
要約：
【課題】微細なトランジスタを簡便に形成することが可能なトランジスタの製造方法を提供すること。【解決手段】レジスト形成工程(S14)で、半導体層上にポジ型のレジストをインクジェット法により形成し、露光工程(S15)で、ゲート電極を露光マスクとして透明の基板の裏面側からポジ型のレジストを露光し、現像工程(S16)で、露光工程(S15)で露光されたポジ型のレジストを現像し、エッチング工程(S17)で、ポジ型のレジストをマスクとしてゲート絶縁膜及び半導体層をエッチングし、剥離工程(S18)で、前記ポジ型のレジストを剥離するので、コーター、精密アライメント露光装置、現像装置と露光マスクが不要になり、且つ、レジスト使用量を大幅に削減することが可能となる。また、従来技術に比べて微細なパターニングが可能となる。【選択図】 図2
請求項（抜粋）：
基板上に複数配置されたトランジスタの製造方法において、 半導体層をインクジェット法により、ゲート幅以上、かつ、ゲート電極上で隣接するトランジスタと分離するようにパターニングするパターニング工程と、 ゲート電極を自己整合マスクとしたエッチングにより前記半導体層を必要とされている大きさにエッチングするエッチング工程と、 を備えたことを特徴とするトランジスタの製造方法。
IPC (2件)：
H01L 21/336 ,  H01L 29/786
FI (2件)：
H01L29/78 618A ,  H01L29/78 616N
Fターム (30件)：
5F110AA16 ,  5F110CC05 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE07 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110FF27 ,  5F110FF28 ,  5F110GG01 ,  5F110GG25 ,  5F110GG28 ,  5F110GG42 ,  5F110GG43 ,  5F110HK01 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK07 ,  5F110HK33 ,  5F110QQ06 ,  5F110QQ11 ,  5F110QQ12 ,  5F110QQ14
引用特許：
出願人引用 (2件)

前のページに戻る

TOP

BOTTOM